

**МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ**  
**МИКОЛАЇВСЬКИЙ НАЦІОНАЛЬНИЙ АГРАРНИЙ УНІВЕРСИТЕТ**  
Інженерно-енергетичний факультет  
Кафедра електроенергетики, електротехніки та електромеханіки

## **Основи електроніки, мікропроцесорної техніки**

методичні рекомендації  
для виконання практичних робіт для здобувачів початкового рівня (короткий цикл) вищої освіти ОПП «Електроенергетика, електротехніка та електромеханіка» спеціальності 141 «Електроенергетика, електротехніка та електромеханіка» денної форми здобуття вищої освіти

Миколаїв  
2023

УДК 621.31+681

О-75

Рекомендовано до друку науково-методичною комісією інженерно-енергетичного факультету Миколаївського національного аграрного університету від 30.03.2023, протокол № 8

Укладачі:

Рябенський Володимир – д-р. тех. наук, професор кафедри електроенергетики, електротехніки та електромеханіки, Миколаївського національного аграрного університету;

Рецензенти:

Грубань Василь - канд. тех. наук доцент кафедри тракторів та сільськогосподарських машин, експлуатації і технічного сервісу;

Ставинський Андрій - д-р. тех. наук, професор кафедри електроенергетики, електротехніки та електромеханіки, Миколаївського національного аграрного університету;

© Миколаївський національний аграрний університет, 2023

## Зміст

Вступ .....	4
Практична робота № 1. Малопотужні випрямлячі.....	5
Практична робота № 2. Аналоговий режим роботи біполярних транзисторів.....	15
Практична робота № 3. Основи теорії зворотних зв'язків. Дослідження впливу зворотних зв'язків на чутливість схем до зміни параметрів елементів і напруги живлення.....	31
Практична робота № 4. Дослідження роботи операційних підсилювачів в аналогових режимах.....	37
Практична робота № 5. Логічні операції та логічні функції.....	44
Практична робота № 6. Арифметичні цифрові пристрої.....	57
Практична робота № 7. Регістри пам'яті.....	69
Практична робота № 8. Вивчення пакету AVR Studio.....	81

## Вступ

Електроніка є універсальним та ефективним засобом для вирішення найрізноманітніших проблем у галузі збору та обробки інформації, автоматичного управління та перетворення енергії. Знання в галузі електроніки стають необхідними дедалі ширшому колу фахівців.

Сфера застосування електроніки постійно розширюється. Практично кожна складна технічна система оснащується електронними пристроями. Важко назвати технологічний процес, управління якого здійснювалося без використання електроніки. Функції пристроїв електроніки стають все більш різноманітними.

Електроніка грає провідну роль науково-технічної революції. Впровадження електронних приладів у різні сфери людської діяльності значною мірою (найчастіше вирішальною) сприяє успішній розробці найскладніших науково-технічних проблем, підвищенню продуктивності фізичної та розумової праці, покращенню економічних та екологічних показників виробництва. На основі досягнень електроніки розвивається промисловість, що випускає електронну апаратуру для різних видів зв'язку, автоматики, телебачення, радіолокації, обчислювальної техніки, систем керування технологічними процесами, приладобудування, а також апаратуру світлотехніки, інфрачервоної техніки, рентгенотехніки та ін.

## Практична робота № 1. Малопотужні випрямлячі.

**1.1. Мета роботи:** Вивчення особливостей роботи і основних характеристик малопотужних випрямлячів, які використовуються для живлення електронної апаратури при різному характері навантаження.

**1.2. Основні теоретичні положення.** Випрямлячами називаються перетворювачі діючого значення змінної напруги в середнє значення постійної за рахунок перетворень, обумовлених нелінійними властивостями діодів. В практиці побудови вторинних джерел живлення знаходять використання однофазна двонапівперіодна схема випрямлення з середньою точкою вторинної обмотки трансформатора живлення (рис. 1.1.), та однофазна мостова схема (рис. 1.2.). Однонапівперіодні випрямлячі знаходять використання у вторинних джерелах живлення з високочастотним перетворенням енергії, де з їх допомогою випрямляються імпульсні напруги.




Рис. 1.1. Схема випрямлення з середньою точкою вторинної обмотки трансформатора живлення




Рис. 1.2 Схема мостова однофазна

Основними параметрами випрямлячів, що працюють від мережі живлення є:

Коефіцієнт перетворення, що встановлює зв'язок середнього значення випрямленої напруги  $U_d$  з діючим значенням змінної  $U_2$ :

$$U_d = \frac{2\sqrt{2} U_2}{\pi} \approx 0,9 U_2 \quad (1.1)$$

Коефіцієнт пульсацій випрямленої напруги, який встановлює відносне значення змінної складової у випрямленій напрузі до її середнього значення:

$$K_{\Pi} = \frac{U_{MAX} - U_{MIN}}{2U_d}, \quad (1.2)$$

$U_{MAX}$ ,  $U_{MIN}$  – максимальне та мінімальне миттєві значення випрямленої напруги на періоді частоти мережі живлення.

Коефіцієнт гармонік:

$$K_{\Gamma} = \frac{1}{U_d} \sqrt{\sum_{n=1}^{\infty} U_n^2}, \quad (1.3)$$

Де  $U_{n,m}$  амплітуда n-ї гармоніки визначається за формулою:

$$U_{n,m} = \frac{2U_{d0}}{(2n)^2 - 1}, \quad (1.4)$$

де  $n=2k$  ( $k=1,2,3,4,\dots$ ) – порядкові номери гармонічних складових.

Найбільшу амплітуду має перша гармоніка, відносно значення якої:

$$\frac{U_{1,m}}{U_d} = \frac{2}{3} \approx 0,67. \quad (1.5)$$

Частота першої гармоніки у два рази перевищує частоту напруги мережі живлення, тобто  $\omega_1 = 2\omega_0$ , а частоти послідовних гармонічних складових випрямленої напруги визначаються за формулою:

$$\omega_n = 2k \omega_0$$

Середнє значення струму на навантаженні:

$$I_d = \frac{U_d}{R_d} \quad (1.6)$$

Середнє значення струму через діод:

$$I_{VD} = \frac{I_d}{2}. \quad (1.7)$$

При виборі діодів для випрямляча необхідно, щоб паспортне значення номінального струму діода  $I_H$  ( його діюче значення) перевищувало або було близьким до визначеного  $I_{VD}$ , приведенного до його діючого значення.

Другим параметром, за яким обирається діод для випрямляча, – це зворотна напруга  $U_{зв.max}$ . Максимальне її значення буде:

$$U_{зв.max} = 2\sqrt{2} U_2 = \pi U_d. \quad (1.8)$$

Вона повинна бути меншою максимально допустимого значення зворотної напруги обраного діода, тобто  $U_{зв VD} > U_{зв max}$ .

Реально схеми випрямлення забезпечуються реактивними фільтрами, найпростішими з яких є дросель або конденсатор.

В таких випадках індуктивність навантаження є досить великою – настільки, що виконується умова:

$$\omega_0 L_d > (5-10) R_d. \quad (1.9)$$

Індуктивність у колі постійного струму включається завжди послідовно з активним опором навантаження (рис.1.1.). Модуль відношення амплітуди  $n$ -ої гармонічної складової на виході випрямляча до відповідної складової на активному навантаженні визначається як коефіцієнт фільтрації гармонік  $K_\phi$  і обчислюється за формулою:

$$K_\phi = \text{mod} \left( \frac{U_{\text{пт вх}}}{U_{\text{пт вих}}} \right) = \sqrt{1 + \left( \omega_n \frac{L_d}{R_d} \right)^2}. \quad (1.10)$$

При виборі трансформатора обчислюють діючі значення струмів в обмотках. Використовується наступна залежність потужності трансформатора від навантаження:

$$S_1 = 1,34 P_d.$$

Випрямлячі з середньою точкою вторинної обмотки трансформатора знаходять використання для живлення низьковольтних навантажень з величиною постійного струму десятки, а іноді і сотні ампер. Для високовольтних навантажень для випрямлячів, що працюють безпосередньо від мережі живлення (220 В) використовуються мостові схеми.

Реально у таких схемах завжди є справедливим співвідношення:

$$R_d C_d \gg T_0.$$

Враховуючи, що величина пульсацій напруги  $\Delta U_d$  реально не повинна перевищувати 2-5% від  $U_d$ , тому з вказаною похибкою можна стверджувати, що:

$$U_d = \sqrt{2} U_2. \quad (1.11)$$

Максимальна величина зворотної напруги, що прикладається до діода:

$$U_{зв max} = \sqrt{2} U_2 = \frac{\pi}{2} U_d. \quad (1.12)$$

Для знаходження ємності конденсатора рекомендується використувувати приблизну формулу:

$$C_d = \frac{6\sqrt{2} U_2}{\Delta U_d \omega_0 R_d} = \frac{\sqrt{2} U_2}{\Delta U_d f_0 R_d} \approx \frac{U_d T_0}{\Delta U_d R_d}. \quad (1.13)$$

На рис. 1.4 наведена схема простого пристрою, що забезпечує подвоєння вхідної напруги. Напруга, що прикладається до навантаження, буде визначатись сумою напруг конденсаторів, тобто маємо:

$$U_H = 2\sqrt{2} U_2. \quad (1.14)$$

Така напруга забезпечується лише при високому опорі  $R_d$ , коли постійна часу розряду конденсаторів:

$$R_d \cdot \left( \frac{C_1 \cdot C_2}{C_1 + C_2} \right) \gg T_0. \quad (1.15)$$


Зовнішньою характеристикою називається залежність величини випрямленої напруги від струму навантаження  $I_d$ . Вона визначається відомою формулою:

$$U_d = U_{d0} - I_d R_B, \quad (1.16)$$

тобто являє собою не що інше, як ВАХ активного двополюсника. Тому з точки зору послідовних кіл випрямляч може розглядатись як активний двополюсник.

### **1.3. Використання пакету Multisim для вивчення роботималопотужних випрямлячів.**

Дослідження двонапівперіодного випрямляча з середньою точкою виконується з використанням схеми, що приведена на рис. 1.3.



*Рис.1.3. Схема дослідження двонапівперіодного випрямляча*

Ця схема дає можливість виміряти миттєві значення і амплітуди напруг на виході трансформатора і на навантаженні, а також середнє значення струму та



напруги на навантаженні за допомогою приладів U1, U2 що налаштовуються на режим вимірювання постійного струму та напруги.

Діоди, що використовуються в схемі, обираються з панелі *Diode*. Вибір діода забезпечується бібліотекою діодів. В кожному з елементів бібліотеки можна редагувати параметри Spice – моделі. Діоди, що закладені в схемі мають номінальний прямий струм 1.5 А і максимальну зворотну напругу -200В.

Наведена схема надає можливість вивчити процес перетворення енергії змінного струму в постійний і встановити відповідність між фізичними явищами перетворення енергії і математичними формулами. Як приклад, на рис.1.4. наведені осцилограми напруги живлення і напруги на навантаженні.




Рис.1.4. Осцилограми напруги живлення і напруги на навантаженні

При відсутності індуктивності навантаження форми струму і напруги співпадають. При зростанні величини індуктивності, точніше, при зростанні постійної часу навантаження  $L_d/R_d$  форма струму в навантаженні (напруги на опорі) буде наближатись до постійної величини.

У схемі використовується ідеальний трансформатор (*Transformer*) з панелі *Basic*. Для побудови зовнішньої характеристики випрямляча необхідно встановити реальні параметри трансформатора. Для цього потрібно двічі натиснути по ньому лівою кнопкою “миші”; у вікні, що відчиниться, вибрати необхідні параметри – індуктивність обмоток, їх активні опори.

Осцилограф покаже форму входної та вихідної напруги. Щоб розрізнити входний та вихідний сигнали, рекомендується провідники, які приєднують осцилограф до схеми, виділити різними кольорами. У цьому випадку сигнали

осцилографа будуть відображені тим кольором, який має провідник цього сигналу. Відчинивши вікно *Wire Properties* (здійснивши подвійний натиск по ньому лівою кнопкою миші) і вибравши закладку *Schematic Options*, можна змінити колір провідника. Часові діаграми вхідної і вихідної напруги можна отримати завдяки *Transient Analysis* з меню *Analysis*.

Для зміни струму навантаження випрямляча можна використовувати потенціометр (*Potentiometer*) з панелі *Basic*, а також вимірювальні прилади – амперметр і вольтметр з панелі *PlaceIndicator*.

Вивчення роботи однофазного мостового випрямляча здійснюється за допомогою схеми, що наведена на рис. 1.2. Вона дає можливість як встановити залежності між напругами, що мають місце в процесі перетворення, та оцінити вплив конденсатора на величину і вигляд випрямленої напруги, так і провести необхідні заміри для побудови зовнішньої характеристики випрямляча. У ній використовується трансформатор з одною вторинною обмоткою, або допускається безтрансформаторний варіант.

Форма випрямленої напруги при активному навантаженні буде повторювати форму напруги попередньої схеми. При зростанні ємності конденсатора ( постійної часу  $R2 \cdot C1$ ) форма напруги буде наближатись до постійного значення.

Вивчення роботи помножувачів напруги може бути забезпечено за допомогою схеми, що наводиться на рис. 1.5. Для дослідження впливу ємностей та навантаження на роботу схеми використовуються конденсатори та потенціометр (*Potentiometer*) з панелі *Basic*.




Рис. 1.5. Схема вивчення роботи понижувачів напруги

#### **1.4. Порядок проведення досліджень.**

1.4.1. Досліджується схема однофазного двонапівперіодного випрямляча з середньою точкою. Збирається схема за рис. 1.3. Задається величина опору навантаження з умови, щоб не перевищувати середнє значення струму через діод. Індуктивність для початку  $L_d = 0$ . Вмикається процес моделювання і виконуються наступні заміри за допомогою приладів та осцилографа:

- максимальне і мінімальне значення випрямленої напруги;
- середнє значення випрямленої напруги;
- середнє значення струму, що протікає через навантаження.

Вимірювання максимального та мінімального значення випрямленої напруги виконується за допомогою осцилографа, або на основі часової діаграми, що отримується за допомогою *Transient Analysis* з меню *Analysis*. Середні значення фіксуються вольтметром і амперметром, які встановлюються у режим DC. Перевіряється відповідність розрахункових значень напруги на навантаженні і показань осцилографа. Слід звернути увагу на те, що джерело напруги V1 задає діюче значення.

1.4.2. За допомогою амперметра та вольтметра, що включені у режим постійного струму (місце включення приладів вибирається авторами самостійно) (DC), визначається величина струму, який протікає через навантаження, і напруга на навантаженні. Змінюючи опором  $R_d$  струм навантаження до 5% від номінального, проводяться вимірювання у 5–6 точках. За результатами вимірювань будується зовнішня характеристика випрямляча. Проводиться спектральний аналіз (*Фур'є-аналіз*) вихідної напруги випрямляча за допомогою *Fourier Analysis* з меню *Analysis* і записується значення параметра, який називається *Total harmonic distortion* (коефіцієнт гармонік).

1.4.3. Послідовно з навантаженням встановлюється котушка індуктивності та вимірюються максимальне і мінімальне значення випрямленої напруги (перед цим слід встановити опір обмотки трансформатора в нуль і діоди замінити на ідеальні). Повторити вимірювання, збільшуючи величину індуктивності до 100 мГн і зменшуючи величину опору навантаження до 10 Ом. За отриманим сімейством перехідних характеристик зробити 4–5 вимірювань максимального і мінімального значень випрямленої напруги при різних значеннях індуктивності.

Для декількох значень індуктивності, за допомогою *Fourier Analysis* з меню *Analysis*, провести спектральний аналіз струму (напруги) в навантаженні і записати значення параметра, який називається *Total harmonic distortion* (коефіцієнт гармонік). Встановити залежність величини другої гармоніки від постійної часу навантаження.

1.4.4. При наявності індуктивності, яку ввімкнули послідовно з навантаженням, приєднати паралельно до навантаження конденсатор і, змінюючи його величину (збільшуючи, починаючи від 1 мкФ), провести

повторні вимірювання максимального і мінімального значень випрямленої напруги і провести Фур'є-аналіз.

1.4.5. Перейти до схеми мостового випрямляча з активно-ємнісним навантаженням. Самостійно вибирається тип мостового випрямляча. За допомогою Інтернет – каталога (datasheet) встановлюються його номінальні значення напруги та струму. Відповідно до них визначається величина струму навантаження  $i$ , по заданій величині пульсацій, ємність конденсатора. Збільшуючи ємність конденсатора до величини, коли змінна складова не буде перевищувати 10% від середнього значення випрямленої напруги зафіксувати параметри спектру вихідної напруги.

1.4.6. Для отриманого значення активно-ємнісного навантаження провести вимірювання у 4 – 6 точках зовнішньої характеристики випрямляча. Зовнішня характеристика знімається так само, як для двонапівперіодного випрямляча з середньої точкою.

1.4.7. Проводяться досліди по вивченню спектру вхідного струму. Сенс у таких дослідах полягає в тому, що випрямляч є нелінійним перетворювачем, джерелом напруги для якого є електрична мережа.




Рис.1.6. Схема для проведення дослідів




Рис.1.7. Осцилограми вхідного струму: а) з параметрами  $R_d=50 \text{ Ом}$ ; б)  $C_d=200 \text{ мкФ}$

Нелінійні перетворення завжди супроводжуються появою вищих гармонік. Тому необхідно знати, які спотворення вхідного струму будуть мати місце при різному характері навантаження. Схема для проведення дослідів наведена на рис.1.6. Осцилограми вхідного струму для активно індуктивного навантаження з параметрами, що вказані на рисунку наведені на рис. 1.7, а, а для активно – ємкісного навантаження з параметрами  $R_d=50 \text{ Ом}$ ;  $C_d = 200 \mu\text{кФ}$  – відповідно, на рис 1.7, б. Зрозуміть, що масштаби для струму і напруги різні, оскільки напруга, що живить схему – 220 В, а напруга на шунті складає 200 мВ. Зафіксувати за допомогою осцилографа часові діаграми струму в первинній обмотці трансформатора при активному та максимальному індуктивному навантаженнях. Провести *Фур'є-аналіз* струму в первинній обмотці трансформатора та обґрунтувати як причину отриманих форм струму, так і характер його спектру.

1.4.8. Скласти схему подвоєння напруги і, збільшуючи ємність конденсаторів, здійснити вимірювання середнього значення випрямленої напруги. Пояснити фізичну сутність подвоєння напруги.

1.4.11. Проводиться дослід по впливу частотних властивостей діода на процес випрямлення напруги. В якості джерела напруги вибирається функціональний генератор, який налаштовується на режим генерації прямокутних різнополярних імпульсів зі скважністю 50%. Схема випрямляча наведена на рис.1.8.




Рис.1.8.Схема випрямляча

Подібні імпульси є результатом роботи високочастотних перетворювачів електроенергії, що широко використовуються у вторинних джерелах живлення мають частоту перетворення від 30 до 100 кГц. Послідовність досліду полягає в поступовому підвищенню частоти генератора до появи від'ємних ділянок напруги на навантаженні. Слід звернути увагу на необхідність заземлення інформаційних провідників, що приєднуються до осцилографа.

### **1.5. Завдання до самоатестації**

1.5.1. Побудувати часові діаграми випрямленої напруги за умови використання активного, активно-індуктивного та активно-ємнісного навантаження випрямляча.

1.5.2. Дати приклади спектральних діаграм випрямленої напруги з поясненнями їх зміни при зростанні параметрів реактивних елементів.

1.5.3. Розрахувати коефіцієнти пульсацій випрямленої напруги.

Побудувати графічні залежності  $K_{\Pi}$  від параметрів реактивних елементів у навантаженні випрямляча.

1.5.4. Побудувати і обґрунтувати зовнішні характеристики, що були отримані в результаті обробки експериментальних даних.

1.5.5. Побудувати графічні залежності коефіцієнта гармонік від параметрів реактивних елементів в навантаженні випрямляча.

1.5.6. Побудувати графік залежності середнього значення випрямленої напруги від ємності конденсатора для схеми подвоєння напруги. Дати пояснення.

1.5.7. Дати пояснення появи від'ємних ділянок напруги на виході однонапівперіодного випрямляча при високих частотах вхідного сигналу, наявність коливальних явищ в процесі перемикування.

1.5.8. Дати фізичне обґрунтування зовнішніх характеристик випрямляча при його роботі на активне і активно-ємнісне навантаження.

1.5.9. Пояснити результати Фур'є-аналізу випрямленої напруги, в тому числі, характер зміни коефіцієнта гармоніки при зростанні величин параметрів реактивних елементів.

1.5.10. Дати пояснення впливу реактивних елементів на величину змінної складової випрямленої напруги з урахуванням теоретичного і практичного матеріалу, що був вивчений при виконанні лабораторної роботи.

1.5.11. Обґрунтувати алгоритм функціонування випрямляча для найпростішого режиму роботи з метою написання програм, які б могли змоделювати його роботу.

1.5.12. Обґрунтувати особливості вибору випрямляючих діодів або діодних мостів для малопотужних випрямлячів при роботі на активно-ємнісне навантаження.

1.5.13. Пояснити, у чому полягає різниця в виборі діодів при роботі випрямляча на активно-індуктивне та активно-ємнісне навантаження.

1.5.14. Навести розрахункові формули для вибору діодів та діодних мостів при різному характері навантаження.

1.5.15. Навести розрахункові формули для визначення параметрів елементів індуктивного та індуктивно-ємнісного навантаження.

1.5.16. Дати пояснення процесам, що мають місце при випрямленні прямокутних імпульсів на високій частоті.

1.5.17. Пояснити причини спотворення форми вхідного струму і появи в ньому вищих гармонік при приєднанні до навантаження реактивних елементів. Чи слід боротися з таким явищем в пристроях побудової електроніки?

## Практична робота № 2. Аналоговий режим роботи біполярних транзисторів

**2.1. Мета роботи:** Вивчення засобів забезпечення активних режимів роботи біполярних транзисторів для підсилення електричних сигналів в підсилювачах класу А.

### 2.2. Основні теоретичні положення.

Звернемося до схеми, що наведена на (рис. 2.1, а), і за допомогою сімейства вихідних характеристик (рис. 2.1, б) визначимося з можливими режимами її роботи.




Рис. 2.1. а) схема, б) сімейство вихідних характеристик

Транзистор має включення за схемою із загальним емітером (ЗЕ), і послідовно включений колекторний резистор  $R_K$  визначає нахил лінії навантаження. Задавши джерелом  $E_{EB}$  струм бази, рівний, наприклад,  $I_{B3}$ , одержимо робочу точку транзистора (точка  $C$  на рис. 2.1, б). Визначеній робочій точці відповідатиме величина напруги на колекторі  $U_{KC}$  і колекторний струм  $I_{KC}$  (рис. 2.1, б). З останнього рисунку також бачимо, що, змінюючи величину базового струму  $I_B$ , можна відповідно змінювати струм колектора і напругу на колекторі. Весь діапазон зміни колекторного струму знаходиться в інтервалі від  $I_{K0}$  до  $I_{K. MAX}$ , а колекторної напруги – відповідно, у діапазоні від  $U_{KE. MIN}$  до  $U_{KE. MAX}$ .

Оскільки базовий струм  $I_B$  задається джерелом  $E_{EB}$  та опором  $R_B$  і у загальному вигляді визначається через вхідні характеристики транзистора (рис. 2.2), то керування струмом  $I_K$  і, відповідно, напругою  $U_K$  забезпечується шляхом зміни напруги  $E_{EB}$  на інтервалі  $\pm \Delta E_{EB}$ . Приріст базової напруги джерела  $\pm \Delta E_{EB}$  у той чиінший бік викликатиме відповідний приріст базового струму  $\pm \Delta I_B$ , який, у відповідності з рис. 2.1, б), приводитиме до змін колекторного струму та

колекторної напруги. При значних рівнях напруги джерела  $E_{EB}$  і великому опорі  $R_B$  вони можуть бути замінені джерелом струму.

Виходячи з того, що  $\beta \gg 1$ , а  $E_{KE} \gg E_{EB}$ , можна стверджувати, що схема, яка розглядається, може виконувати наступний ряд функцій:

1. *Підсилювач струму.* Коефіцієнт підсилення струму  $k_I$  у схемі забезпечується тим, що струм колектора залежить від значно меншої величини струму бази.

$$k_I = \frac{\Delta I_B}{\Delta I_K},$$

(де  $\Delta I_K$  - приріст струму колектора при відповідному прирості базового струму  $\Delta I_B$ ).

2. *Підсилювач напруги.* Коефіцієнт підсилення напруги  $K_U$  забезпечується тим, що напруга джерела колекторної напруги  $E_{KE}$  може у п'ять і більше разів перевищувати напругу джерела  $E_{EB}$  (можна порівняти напруги на прямій і зворотній ВАХ  $p-n$  переходу).

$$k_U = \frac{\Delta U_{AA}}{\Delta U_{EA}}$$

3. *Підсилювач потужності.* Підвищення потужності сигналу забезпечується тим, що  $K_I > 1$  і  $K_U > 1$ .

4. *Регульований опір.* Така властивість витікає з рівняння лінії навантаження яке можемо зобразити у вигляді:

$$E_K = U_K + I_K R_K = I_K (R_T + R_K), \quad (2.1)$$

де  $R_T$  – умовний опір транзистора, величина якого залежить від струму бази.

5. *Перетворення джерела напруги у джерело струму.* Така властивість обумовлена тим, що як для схеми із загальним емітером, так і для схеми із




Рис.2.2.



загальною базою транзистор має досить високий внутрішній опір, що наближає його до джерела струму.

Враховуючи, що схема, що наведена на рис. 2.1, а, має однополярне живлення, підсилення сигналу змінного струму можливе лише за умови, що змінна складова накладатиметься на постійну.




Рис.2.3. а) змінена схема 2.1а, б) діаграми взаємозв'язку між струмами та напругою.

У такому випадку схема, яка зображена на рис. 2.1, а, дещо зміниться (рис. 2.3, а). Діаграми, що представлені на рис. 2.3, б, пояснюють взаємозв'язок між струмами та напругою цієї схеми. З діаграм, наведених на рис. 5.3, б, витікають наступні обмеження, що накладаються на змінні складові:

$$U_{M.VX} < E_{EB}; \quad I_{B.M} < I_{B.C}; \quad U_{K.M} < U_{K.C}; \quad I_{K.M} < I_{K.C}; \quad (2.2)$$

де  $I_{B.C}$  – значення струму бази у режимі спокою, тобто за відсутності вхідного сигналу;  $U_{K.C}$ ,  $I_{K.C}$  – значення напруги та струму колектора у режимі спокою. Зрозуміло, що невиконання хоча б однієї з умов (2.2) приведе до спотворення вихідного сигналу, а для забезпечення неспотвореного підсилення необхідно обрати постійні складові  $E_{BC}$ ,  $I_{BE}$ ,  $U_{KC}$ ,  $I_{KC}$ , виходячи із задалегідь

передбачених амплітуд вхідних та вихідних параметрів. Три останні з них задають положення робочої точки на лінії навантаження, яка називається робочою точкою спокою.

Але вибір робочої точки не обмежується лише цими умовами, адже реально необхідно також враховувати нелінійність характеристик транзистора, які проявляються у нестабільності коефіцієнта підсилення  $\alpha$ , а, відповідно, і  $\beta$  транзистора. Така нестабільність відображається на сімействі вихідних характеристик транзистора тим, що при однакових приростах струму бази, починаючи з  $I_B = 0$ , відстань між вихідними характеристиками буде різною. Тому для вибору точки спокою транзистора виконується наступна послідовність операцій.

Перш за все, підсилювач повинен працювати на конкретне навантаження  $R_H$ , до якого необхідно підводити змінну напругу з амплітудою  $U_{MH} = U_{KM}$ . Тому напруга живлення, яка обирається для транзистора, повинна з деяким запасом  $K_3$  (20 – 30%) перевищувати подвійну амплітуду вихідного сигналу, тобто:  $E_K > K_3 \cdot 2U_{MH}$ , де  $K_3 > 1$ .

У той же час, напруга живлення з деяким запасом  $K_{32}$  повинна бути меншою, ніж максимально допустима напруга колектора транзистора  $U_{KD}$ , тобто:  $K_{32} E_K < U_{KD}$ .

Вказані коефіцієнти обираються на підставі досвіду проектування, а більш конкретні їх значення задаються у посібниках із проектування.

Після вибору  $E_K$  виконується вибір  $R_K$ , виходячи з наступних умов:

- Якщо опір  $R_K$  обрати дуже великим, то лінія навантаження матиме великий нахил (лінія  $I_m - E_K$ ). Це суттєво зменшить робочий діапазон колекторних струмів та струмів бази, а головне – більша частина робочого діапазону потрапить в область непостійних значень параметра  $\beta$ , що призведе до спотворення вихідної напруги.
- Якщо ж опір  $R_K$  обрати малої величини, то лінія навантаження  $I_m - E_K$  може перетнутися з кривою допустимої потужності  $P_{KD}$ , яка може виділятися на колекторі транзистора, що також небажано.

Виходячи із вказаних обмежень, рекомендується обирати опір  $R_K$  у залежності від опору навантаження  $R_H$  з діапазону  $R_K = (3 \dots 5) R_H$ .

Лінія навантаження, побудована у відповідності до попередніх умов, забезпечує обмеження діапазону зміни колекторної напруги від  $U_{K.MIN}$  до  $U_{K.E.MAKC.}$ , що може бути підставою для вибору робочої точки спокою на середині вказаного діапазону. Вихідна напруга змінюється протифазно по відношенню до вхідного базового струму і вхідної напруги, адже зменшення  $I_B$  призводить до зростання  $U_K$  і навпаки. Така особливість витікає з рівняння лінії навантаження.

Реально використовується декілька способів забезпечення роботи транзистора у точці спокою. Як відмічалось вище, керування транзистором необхідно забезпечувати від джерела струму.

Режим, еквівалентний джерелу струму, можна забезпечити, якщо струм бази одержати від порівняно високовольтного джерела через високоомний опір. Такий режим забезпечується у схемі, яка наведена на рис. 2.4, в якій струм бази спокою одержується від  $E_K$  через  $R_B$ . Конденсатори  $C_1$  і  $C_2$  відділяють транзистор від джерела вхідного сигналу і навантаження, що дає можливість проектувати схему підсилювача по постійному струмі незалежно від інших електронних вузлів. Вказані конденсатори називають розділяючими.




Рис. 2.4. Схема режиму еквівалентна джерелу струму

Величина резистора  $R_B$  обирається, виходячи з необхідної величини струму бази:

$$R_B = \frac{E_K - U_{BE}}{I_{BE}},$$

де  $U_{BE}$  – падіння напруги на відкритому переході емітер-база. У рекомендаціях щодо проектування транзисторних схем пропонується приймати  $U_{BE} \approx 0,6$  В.

Слід зазначити, що для більшості сучасних транзисторів, особливо малої потужності напруга  $U_{K. \text{MIN}} < 1$ , і можна вважати, що  $U_{K. \text{MIN}} \ll E_K$ . В той же час і явище не еквідистантності вихідних характеристик для малопотужних транзисторів проявляється лише при струмах бази, що близькі до  $I_{K0}$ . Тому вибір положення робочої точки спокою може бути суттєво спрощеним. Вона може обиратись виходячи з умови, що колекторна напруга спокою  $U_{K.C} = E_K/2 = I_K R_K = \beta I_{B.C} R_K$ .

### 2.3. Використання пакету Multisim для виконання роботи

Транзистори, що використовуються в цій роботі, знаходяться в меню *Transistors* бібліотеки базових компонентів. На рис. 2.5 наводяться умовні зображення біполярних транзисторів. Необхідний тип транзистора обирається з бібліотеки транзисторів.




Рис. 2.5. Умовні зображення біполярних транзисторів

Після вибору типу транзистора подвійним нажаттям лівої кнопки миші визивається вікно параметрів в якому можна знайти опцію редагування Spice – моделі

До основних параметрів біполярних транзисторів, що відображені в Spice – моделі належать:

*Saturation current* (IS) – зворотний струм колекторного переходу, А;

*Forward current gain coefficient* (BF) – коефіцієнт підсилення струму в схемі з 3Е  $h_{21}$ ;

*Reverse current gain coefficient* (BR) – коефіцієнт підсилення струму в схемі з 3Е при інверсному включенні транзистора (емітер і колектор міняються місцями);

*Base ohmic resistance* (RB) – об’ємний опір бази, Ом;

*Collector ohmic resistance* (RC) – об’ємний опір колектора, Ом;

*Emitter ohmic resistance* (RE) – об’ємний опір емітера, Ом;

*Zero-bias B-E junction capacitance* (CJE) – ємність емітерного переходу при нульовій напрузі, Ф;

*Zero-bias C-E junction capacitance* (CJC) – ємність колекторного переходу при нульовій напрузі, Ф;

*Substrate capacitance* (CJS) – ємність колектор-підложка, Ф;

*Forward transit time* (TF) – час переносу заряду через базу, с;

*Revers transit* (TR) – час переносу заряду через базу в інверсному включенні, с;

*B-E junction grading coefficient* (ME) – коефіцієнт плавності емітерного переходу;

*B-C junction grading coefficient* (MC) – коефіцієнт плавності колекторного переходу;

*Early voltage* (VA) – напруга Ерлі, близька до параметру  $U_{к\max}$ , В;

*Base-Emitter Leakage Saturation Current* (ISE) – зворотний струм емітерного переходу, А;

*Forward beta high-current knee-point* (IKF) – струм початку спаду підсилення по струму, близький до параметру  $I_{к\max}$ , А;

*Base-emitter leakage emission coefficient* (NE) – коефіцієнт неідеальності емітерного переходу;

*B-C junction potential* (VJC) – контактна різниця потенціалів переходу база-колектор, В;

*B-E junction potential* (VJE) – контактна різниця потенціалів переходу база-емітер, В.

Параметрів моделі достатньо для того, щоб визначитись з діапазоном параметрів транзистора. Іноді простіше технічні характеристики конкретного транзистора вибрати з Інтернету. В якості прикладу виберемо малопотужний транзистор загального призначення 2PC4081 (Рис. 2.6).



# 2PC4081

NPN general-purpose transistor

Rev. 06 — 17 November 2009

Product data sheet

## 1. Product profile

### 1.1 General description

NPN transistor in a SOT323 (SC-70) plastic package. The PNP complement is 2PA1576.

### 1.2 Features

- Low current (max. 150 mA)
- Low voltage (max. 50 V)

### 1.3 Applications

- General-purpose switching
- Small signal amplification

*Рис.2.6. Малопотужний транзистор загального призначення 2PC4081*

На рис. 2.7. наведені довідкові дані максимально допустимих величин напруг та струмів, в межах яких може працювати транзистор, а на рис.2.8.

## 5. Limiting values

**Table 4. Limiting values**

*In accordance with the Absolute Maximum Rating System (IEC 60134).*

Symbol	Parameter	Conditions	Min	Max	Unit
$V_{CBO}$	collector-base voltage	open emitter	-	60	V
$V_{CEO}$	collector-emitter voltage	open base	-	50	V
$V_{EBO}$	emitter-base voltage	open collector	-	7	V
$I_C$	collector current (DC)		-	150	mA
$I_{CM}$	peak collector current		-	200	mA
$I_{BM}$	peak base current		-	200	mA
$P_{tot}$	total power dissipation	$T_{amb} \leq 25\text{ °C}$	[1]	200	mW
$T_{stg}$	storage temperature		-65	+150	°C
$T_J$	junction temperature		-	150	°C
$T_{amb}$	ambient temperature		-65	+150	°C

[1] Transistor mounted on an FR4 printed-circuit board, single-sided copper, tin-plated and standard footprint.

*Рис.2.7. Довідкові дані максимально допустимих величин напруг та струмів*

## 7. Characteristics

**Table 6. Characteristics**

$T_{amb} = 25\text{ }^{\circ}\text{C}$  unless otherwise specified.


Symbol	Parameter	Conditions	Min	Typ	Max	Unit
$I_{CBO}$	collector-base cut-off current	$I_E = 0\text{ A}; V_{CB} = 30\text{ V}$	-	-	100	nA
		$I_E = 0\text{ A}; V_{CB} = 30\text{ V}; T_J = 150\text{ }^{\circ}\text{C}$	-	-	5	$\mu\text{A}$
$I_{EBO}$	emitter-base cut-off current	$I_C = 0\text{ A}; V_{EB} = 4\text{ V}$	-	-	100	nA
$h_{FE}$	DC current gain	$I_C = 1\text{ mA}; V_{CE} = 6\text{ V}$				
		2PC4081Q	120	-	270	
		2PC4081R	180	-	390	
		2PC4081S	270	-	560	
$V_{CEsat}$	collector-emitter saturation voltage	$I_C = 50\text{ mA}; I_B = 5\text{ mA}$	[1]	-	400	mV
$C_c$	collector capacitance	$I_E = I_B = 0\text{ A}; V_{CB} = 12\text{ V}; f = 1\text{ MHz}$	-	2	3.5	pF
$f_T$	transition frequency	$I_C = 2\text{ mA}; V_{CE} = 12\text{ V}; f = 100\text{ MHz}$	100	-	-	MHz

[1] Pulse test:  $t_p \leq 300\text{ }\mu\text{s}; \delta \leq 0.02$ .

*Рис.2.8. Числові значення робочих параметрів*

числові значення робочих параметрів, за допомогою яких можна повністю оцінити властивості транзистора.

Виходячи з наведених в рис..2.7 - 2.8. параметрів транзистора, задаємо діапазон напруг колектора (0-30)В і діапазон струмів бази (100 мкА – 1 мА) які закладаємо в аналізатор вольт- амперних характеристик і отримуємо сімейство вихідних характеристик приладу ( Рис. 2.9)






Рис.2.9. Сімейство вихідних характеристик приладу

Вибравши на сімействі вихідних характеристик за допомогою курсора та контролюючої мітки на ньому положення робочої точки визначається значення струмів бази та колектора. При вибраному значенні напруги живлення визначається величина колекторного струму і розраховується величина колекторного опору. Величина базового опору може бути визначена після отримання за допомогою I-V – аналізатора вхідної характеристики транзистора і обчислення величини падіння напруги на переході база – емітер при вибраному раніше базовому струмові. Відповідна схема наведена на рис.2.10, а.




Рис.5.10. Схеми а) визначенні величини базового опору, б) додаються конденсатори C1 та C2

Для забезпечення режиму підсилення гармонічного сигналу та усунення впливу джерела сигналу і навантаження на положення робочої точки вводяться конденсатори С1 та С2. (рис.2.10, б)




Рис.2.11. Дві осцилограми синусоїдальних напруг – на вході каскаду (синусоїда меншої амплітуди) і його виході




Рис.2.12. Аналізатора частотних характеристик – BodePlotter–ХВР-1






Рис.2.13. Прилад *DistortionAnaluserXDA-1*

Наведена схема називається *підсилювачем з фіксованим струмом бази*. Положення робочої точки в ній задається напругою живлення та двома опорами: нахил лінії навантаження – колекторним опором, а робоча точка на лінії навантаження – базовим резистором. Найпростіший засіб приблизного визначення положення робочої точки на лінії навантаження складається з двох етапів. Перший з них полягає в тому, що до колектора транзистора приєднується вольтметр і шляхом зміни величини базового опору підбирається напруга на колекторі, яка приблизно дорівнює половині напруги живлення каскаду. Подальше уточнення положення робочої точки забезпечується використанням осцилографа і генератора вхідного сигналу. На рис. 2.11 наведені дві осцилограми синусоїдальних напруг – на вході каскаду (синусоїда меншої амплітуди) і його виході. Вихідна напруга каскаду подається на другий вхід осцилографа. Частотний діапазон підсилення, нижня та верхня його частоти визначаються за допомогою аналізатора частотних характеристик – BodePlotter–ХВР-1 (Рис.2.12). Частотні властивості підсилювача можуть бути визначені і за допомогою опції Simulate – Analuses – АСAnalysis

Оскільки метою каскаду є забезпечення максимальної якості підсилення, якість вихідного сигналу необхідно аналізувати за допомогою *Фур'є-аналізу*, або коефіцієнта гармонік, який визначається за допомогою приладу *DistortionAnaluserXDA-1* (Рис.2.13) З наведених осцилограм не очевидне спотворення форми вихідного сигналу, і коефіцієнт гармонік має не значну величину. Але при збільшенні амплітуди вхідного сигналу форма вихідного сигналу спотвориться, що відобразиться як при Фур'є аналізі, так і в показаннях *AnaluserXDA-1*. Для малопотужних підсилювачів отриманий коефіцієнт гармонік є досить великим.

На рис. 2.14 наведені результати *Фур'є-аналізу* вихідного сигналу підсилювача при збільшенні величини вхідного сигналу в 5 раз. При цьому коефіцієнт гармонік (ТND) зріс до 17%. Вищі гармоніки, кратні частоті 1000 Гц, мають значно менші амплітуди ( див. таблицю на рис.2.14). Найявніші вищих гармонік стане зрозумілою, якщо побудувати залежність  $I_K = f(I_B)$ , яка

характеризується значною нелінійністю. Для побудови такої характеристики в схемі, що наведена на рис. 2.10, а слід відключити базу від резистора R2 і струм бази подавати від джерела струму, що включено між базою та загальною шиною в діапазоні 100 мкА – 1 мА. Зменшити нелінійність отриманої характеристики можливо шляхом зміщення положення робочої точки вліво по характеристиці з вибраним раніше струмом бази, наприклад, шляхом збільшення напруги живлення, але при цьому слід враховувати, що максимальна потужність, що може розсіюватись на транзисторі не повинна перевищувати 200mW. Фактично це означає, що у випадку, коли в режимі спокою напруга на колекторі рівна 20 В, то колекторний струм спокою не повинен перевищувати  $0.2/20 = 10$  мА.





Рис.2.14. Результати Фур'є-аналізу

Максимальна величина вхідного сигналу, при якому спотворення вихідного сигналу за рахунок появи вищих гармонік не перевищує задану величину є верхньою межею динамічного діапазону підсилювача. Для визначення нижньої межі необхідно обчислити шумові характеристики підсилювача, як середньоквадратичне значення шумів кожного з його елементів. Шумові параметри елементів задаються в довідковій літературі.



*Рис. 2.15. Осцилограма вихідної напруги підсилювача при амплітуді 50 мВ*

На рис.2.15. наведена осцилограма вихідної напруги підсилювача при амплітуді 50 мВ і середньоквадратичному значенні шумів, що складають 100 мкВ. Середньоквадратичне значення шумів у вихідній напрузі складає 0.7%.

#### **2.4. Порядок проведення досліджень.**

2.4.1. Готується схема (рис.2.10, а) для вибору параметрів робочої точки біполярного транзистора, що вибраний для досліджень. При підготовці до роботи необхідно мати всі необхідні параметри і характеристики транзистора, тобто: сімейство вихідних характеристик, максимально допустимі значення колекторного струму, напруги, потужності, які обмежують робочий діапазон параметрів. Колекторний опір обирається для режиму холостого ходу каскаду самостійно, з послідовним обґрунтуванням у звіті. Після вибору колекторного опору будується лінія навантаження, на якій попередньо обирається робоча точка і, відповідно до неї, струм спокою бази. Для забезпечення лінійного режиму роботи підсилювача робоча точка транзистора вибирається на середині лінійної ділянки залежності струму колектора від струму бази, тобто  $I_K = f(I_B)$ . Така залежність може бути отримана шляхом моделювання з використанням схеми, що наведена на рис. 2.16. На рис.2.17 наведені результати моделювання при різних напругах живлення. З наведеного сімейства графічних залежностей витікає, що з точки зору лінійності підсилювача слід вибирати струм бази спокою біля рівня 700 мкА при напругах живлення 15-30В. Використання наведеної залежності дозволяє розробнику зменшити вплив нееквідистантності вихідних характеристик транзистора, вибрати діапазон зміни струмів бази, величину колекторного опору та напругу живлення. За обраною величиною струму бази виконуються попередні розрахунки базового опору, який і встановлюється для проведення дослідів. Величина вхідної напруги задається на рівні одиниць-десятків мВ. Змінюючи значення базового опору і вхідної напруги, в описаній вище послідовності, проводиться робота по найкращому підборі величини базового резистора. Результати фіксуються часовими діаграмами вхідної і вихідної напруг і спектрограмами Фур'є-аналізу, а також величиною струму




Рис.2.16. Схема для моделювання




Рис.2.17. Результати моделювання

бази і напруги переходу база-емітер. По заданій величині коефіцієнта гармонік задається максимальна величина вхідного сигналу і визначається відповідна величина вихідного сигналу. За допомогою показань осцилографа обчислюється величина коефіцієнту підсилення.

Шляхом моделювання роботи схеми можна встановити більш точне значення коефіцієнту підсилення в робочій точці. На рис. 2.18. наведена схема для визначення коефіцієнту підсилення транзистора. Вона дозволяє не тільки визначити параметр  $\beta$  транзистора у вибраній робочій точці, а і встановити його залежність від робочих струмів. На рис.2.19 наведена залежність коефіцієнту підсилення транзистора у вибраному діапазоні зміни струму бази.




Рис.2.18 Схема для визначення коефіцієнту підсилення транзистора

2.4.2. Проводиться дослід для побудови характеристики “вхід-вихід”. Для проведення такого дослідження задається мінімальна величина вхідної напруги і до колектора транзистора через електролітичний конденсатор приєднується опір навантаження, величина якого приблизно у 10 разів більша за величину колекторного опору). Цифровий вольтметр




Рис.2.19. Залежність коефіцієнту підсилення транзистора у вибраному діапазоні зміни струму бази

приєднується безпосередньо до навантаження. Вимірюється величина вихідної напруги за допомогою цифрового вольтметра. Змінюючи амплітуду вхідного джерела через опцію *ParameterSweep*, для 5-6 точок вимірюють величину вихідної напруги. Остання точка повинна відображати появу режиму насичення каскаду, тобто наявність явного спотворення вихідної напруги за рахунок обмеження робочого діапазону транзистора. За результатами проведених вимірів обчислюється величина коефіцієнта підсилення каскаду і будується графік його залежності від величини вхідної напруги. Також будується графік залежності величини вихідної напруги від вхідної.

2.4.3 За допомогою Бодє-плотера, або шляхом моделювання (*Simulate, Analuses, AC- analysis*) знаходиться амплітудно – частотна характеристика (АЧХ) каскаду. За допомогою курсорів знаходиться коефіцієнт підсилення його на середині частотної характеристики, та в точках зліва та справа, де коефіцієнт підсилення знижується на 3-5 дБ. Фіксуються нижня та верхня частоти робочого діапазону підсилювача. Знімається АЧХ підсилювача для режиму холостого ходу. По частоті зрізу в області низьких частот обчислюється величина вхідного опору каскаду. Проводиться дослід по перевірці величини вхідного опору шляхом напруги на вході каскаду та струму бази. (Частота, на

якій проводиться вимірювання, повинна знаходитись в полосі підсилення каскаду). Змінюючи ємності вхідного та вихідного конденсаторів визначається їх вплив на нижню частоту частотного діапазону.

2.4.4. Проводиться дослід по впливу джерела вхідного сигналу на коефіцієнт підсилення каскаду. Для цього в джерело сигналу вводиться внутрішній опір, величина якого на порядок менше величини вхідного опору каскаду. Замиряється коефіцієнт підсилення і нижня частота зрізу каскаду. Змінюючи величину внутрішнього опору джерела сигналу до величини, що на порядок перевищує вхідний опір каскаду встановлюються залежності від нього коефіцієнту підсилення та нижньої частоти зрізу.

2.4.5. Визивається SPICE- модель транзистора і встановлюється ємність переходу база – колектор на порядок більшою, ніж встановлена по замовчуванню. Після цього знову знаходиться АЧХ підсилювача і визначається верхня частота частотного діапазону каскаду. Виконується порівняння її з значенням, отриманим в п. 2.4.2. Використовуючи верхню частоту зрізу АЧХ каскаду та величину паразитної ємності колекторного переходу, обчислюється величина його вихідного опору.

2.4.6. Проводиться дослідження зовнішньої характеристики каскаду. Змінюючи величину опору навантаження для самостійно вибраного режиму, замиряються величини струму навантаження та напруги на ньому. Використовуючи EXCELбудуються залежності напруги на навантаженні від величини струму. Обчислюється величина вихідного опору каскаду. (Дослід проводиться в робочому частотному діапазоні каскаду).

2.4.7. Досліджується за допомогою опції *TemperatureSweep* вплив зміни температури на положення робочої точки підсилювача. Для цього слід контролювати зміну напруги на колекторі транзистора. Діапазон зміни температури рекомендується вибрати самостійно і навести обґрунтування.

### **2.5.Завдання до самоатестації**

2.5.1. Привести вхідну та сімейство вихідних характеристик транзистора. Навести принципову схему транзисторного підсилювача з фіксованим струмом бази.

2.5.2. Пояснити умови роботи транзистора в режимі класу А..

2.5.3. Привести характеристику “вхід-вихід” для схеми, що досліджувалась, а також графіки залежності коефіцієнта підсилення від величини вхідної напруги. Дати їм пояснення.

2.5.4. Навести АЧХ підсилювача і на його основі вказати частотний діапазон підсилення, нижню та верхню частоти діапазону. Дати пояснення, від чого залежать величини нижньої та верхньої частот АЧХ каскаду. Навести величину вхідного опору каскаду.

2.5.5. Привести та пояснити вигляд зовнішньої характеристики каскаду. Визначити величину його вихідного опору.

2.5.6. Привести дані, які б вказували на вплив температури на роботу каскаду. Дати відповідні пояснення.

2.5.7. Пояснити послідовність вибору положення робочої точки спокою для біполярного транзистора, призначеного для роботи в режимі лінійного підсилювача класу А.

2.5.8. Які обмеження на величину вхідного і вихідного сигналу накладаються в підсилювачах класу А?

2.5.9. Як визначити величину вхідного опору каскаду, що досліджувався.

2.5.10. Пояснити, які параметри елементів підсилювача впливають на АЧХ каскаду. Від чого конкретно залежить коефіцієнт підсилення каскаду.

2.5.11. Пояснити, чи є зв'язок між величиною вихідного опору транзисторного каскаду та величиною колекторного навантаження транзистора.

2.5.12. Пояснити, з яких умов слід вибирати резистор колекторного навантаження.

2.5.13. Пояснити, як зміниться положення робочої точки транзистора при короткочасному короткому замиканні коректорного резистора.

### **Практична робота № 3. Основи теорії зворотних зв'язків. Дослідження впливу зворотних зв'язків на чутливість схем до зміни параметрів елементів і напруги живлення**

**3.1. Мета роботи:** Вивчення основних властивостей зворотних зв'язків і їх впливу на характеристики підсилювачів.

#### **3.2. Основні теоретичні положення.**

Сучасні електронні системи широко використовують різноманітні принципи контролю вихідних параметрів з метою забезпечення їх якісних показників. Усі вони основані на використанні зворотних зв'язків, які забезпечуються тим, що частина контрольованого вихідного сигналу подається на керуючий вхід системи. Класичним прикладом використання зворотних зв'язків є підсилювачі.

На рис. 3.1 наведена однолінійна схема, яка ілюструє роботу підсилювача зі зворотним зв'язком. На схемі в якості керуючих і контрольованих параметрів зображені струми і напруги як сигнали, що найчастіше використовуються, але можуть контролюватись також інші типи сигналів – наприклад, потужність, частота обертання двигуна або кут повороту його ротора, частота сигналу або його фаза у системах контролю за частотою вихідного сигналу.




Рис.3.1.Однолінійна схема

Коефіцієнт підсилення  $K_U$  і коефіцієнт зворотного зв'язку  $\gamma$  наведені у комплексній формі з метою підтвердження важливості як амплітудних, так і фазових характеристик. Суматор є узагальненим пристроєм, але здебільшого він забезпечує алгебраїчну суму сигналів, що подаються на його входи.




Рис.3.2.Схема з а) послідовним зв'язком, б) паралельним, в) комбінованим

Конкретні способи подачі сигналу зворотного зв'язку на вхід підсилювача наведені на рис. 2.2. Вони дають можливість розділити зворотні зв'язки за способом подачі сигналу на вхід підсилювача. Це схеми з послідовним зв'язком (рис. 3.2, а), паралельним (рис. 3.2, б) і комбінованим (рис. 3.2, в). Відповідно, у залежності від того, як знімається вихідний сигнал для зворотного зв'язку, останні розглядаються як зв'язки за вихідним струмом (рис. 3.3, а), за напругою і комбіновані.

Вказане розділення зворотних зв'язків впливає, відповідно, на входні і вихідні опори підсилювача по відношенню до джерела і навантаження. Якщо сигнал зворотного зв'язку  $u_3$  подається

на вхід так, що результуючий сигнал  $u_1$  (рис. 3.1), знаходиться як арифметична різниця, тобто  $u_1 = u_{ВХ} - u_3$ , то такий зворотний зв'язок називається від'ємним. Він повинен приводити до зниження як сигналу  $u_1$ , так і  $u_{ВИХ}$ . Якщо сигнал  $u_1$  є



арифметична сума  $u_{\text{ВХ}}$  і  $u_3$ , тобто  $u_1 = u_{\text{ВХ}} + u_3$ , то такий зворотний зв'язок називають *позитивним*.

Оцінімо вплив зворотних зв'язків на характеристики підсилювача для конкретної структури (рис. 3.3, б).

Визначимо коефіцієнт підсилення як відношення:

$$\mathcal{K}_{U3} = \frac{\mathcal{U}_{\text{ВІХ}}}{\mathcal{U}_{\text{ВХ}}} = \frac{\mathcal{K}_U}{1 + \gamma \mathcal{K}_U} \quad (3.1)$$




Рис.3.3. а) зв'язки за вихідним струмом, б) вплив зворотних зв'язків на характеристики підсилювача для конкретної структури де знак (-) відноситься до позитивного зворотного зв'язку, а (+) – до від'ємного.

Розглянемо лише особливості від'ємного зворотного зв'язку, який знаходить широке використання у підсилювачах і для якого формула (2.1) матиме вигляд:

$$\mathcal{K}_{U3} = \frac{\mathcal{K}_U}{1 + \gamma \mathcal{K}_U} \quad (3.2)$$

Враховуючи комплексний характер добутку  $\gamma \mathcal{K}_U$ , необхідно зауважити, що від'ємний зворотний зв'язок матиме місце лише за умови, коли:

$$\arg[\gamma \mathcal{K}_U] = 2k\pi, \quad k = 0, 1, 2, 3, \dots \quad (3.3)$$

Виходячи з умови (3.3), формула (3.2) може бути записана у вигляді:

$$K_{U3} = \frac{K_U}{1 + \gamma K_U} \quad (3.4)$$

Модуль виразу  $\gamma \mathcal{K}_U$ , приведений у знаменнику (3.4), називається *контурним коефіцієнтом підсилення*.

Припустимо, що  $K_U=10^5$ ,  $\gamma=10^{-2}$ . У такому випадку добуток  $\gamma K_U = 10^3 \gg 1$ . Знехтувавши у знаменнику 1, порівняно з  $\gamma K_U$ , з (3.5), одержуємо:

$$K_{U3}=\gamma^{-1}. \quad (3.5)$$

Одержана формула фізично означає наступне. При забезпечені умови  $\gamma K_U \gg 1$  коефіцієнт підсилення підсилювача зі зворотним зв'язком фактично не залежить від самого підсилювача. Усі його параметри – такі, наприклад, як нелінійність елементів, їх нестабільність, температурна залежність коефіцієнта підсилення, наявність внутрішніх шумів – фактично не впливатимуть на параметри підсилювача зі зворотним зв'язком. Щоб впевнитись у цьому, прийемо, що коефіцієнт  $\gamma$  є постійною величиною, і про диференціюємо обидві частини виразу (3.4) по  $K_U$ :

$$dK_{U\zeta} = \frac{dK_U}{(1 + \gamma K_U)^2}. \quad (3.6)$$

Розділюючи (3.6) на вираз (3.4), отримуємо наступну залежність:

$$\frac{dK_{U\zeta}}{K_{U\zeta}} = \frac{1}{(1 + \gamma K_U)} \cdot \frac{dK_U}{K_U},$$

з якої витікає, що відносна зміна коефіцієнта підсилення підсилювача зі зворотним зв'язком у  $(1 + \gamma K_U)$  разів має менше значення, ніж відносна зміна коефіцієнта підсилення без нього.

### 3.3. Використання пакету Multisim для виконання роботи

Розглянемо схеми, що наведені на рис. 3.4. Вони мають приблизно однакову напругу на колекторі, однакові опори колекторного навантаження і, відповідно, приблизно однакове положення робочих точок.




Рис.3.4.Схема

Перша з них – схема з фіксованим струмом бази (зліва); друга – із зворотним зв'язком по напрузі колектора. Ці схеми пропонуються для використання при дослідженнях впливу зворотних зв'язків на чутливість схеми

до зміни параметрів пасивних компонентів (резисторів колекторного навантаження і базових резисторів), а також до зміни параметрів транзисторів, їх температурного режиму, напруги живлення.

### 3.4. Порядок проведення досліджень

3.4.1. Для проведення дослідів обирається транзистор, характеристики якого вже відомі з попередніх робіт. Проводиться дослід по вивченню впливу зміни параметрів колекторного резистора на положення робочої точки. Для цього в обох схемах одночасно змінюється величина колекторного резистора у бік збільшення відповідно на 10%, 20%, 30% і вимірюється величина колекторної напруги. Такий же дослід проводиться у бік зменшення величини колекторного резистора в тих самих межах. Обчислюються відносні зміни величини колекторної напруги. Будується графік залежності відносної зміни колекторної напруги від відносної зміни величини колекторного опору.

3.4.2. Аналогічно п. 2.3.1, проводиться дослід впливу відносної зміни базових опорів на положення робочої точки. Будуються такі ж самі графіки і проводиться їх порівняння. Робляться висновки щодо впливу зворотного зв'язку на чутливість схеми до зміни параметрів резисторів.

3.4.3. Проводиться дослід по впливу зміни коефіцієнта підсилення транзистора

на положення робочої точки. Для цього подвійним натискуванням на лівій кнопці миші визивається вікно установок транзистора. Після цього натискається кнопка Edit model і відкривається вікно з параметрами транзистора (Рис.3.5.). У вікні вибирається параметр BF (ideal maximum forward beta).




Рис.3.5 вікно з параметрами транзистора

В стовбці Use default напроти строчки BF встановлюється мітка використання цього параметра. Встановлюється автоматично  $BF=100$ . Натискається кнопка Change component, а в попередньому вікні – ОК. Ця процедура повторяється для обох транзисторів. Заміряються напруги на колекторах обох транзисторів і оцінюються їх відносні зміни.

3.4.4. Проводиться дослід по впливу зміни робочої температури транзистора на положення робочої точки. Для цього проводиться режим моделювання через опції Simulate-Analyses- Temperaturesweep. Перш ніж проводити цей досід слід вибрати опцію Option-Sheetproperties у вікні Netnames вибрати режим Showall. Така операція дозволяє активізувати номери всіх гілок схеми. Після цього у вікні Temperaturesweep analyses вибираються напруги гілок, відповідних колекторним напругам обох транзисторів. Графіки, що будуть автоматично побудовані відобразять зміни напруг на колекторах обох транзисторів.




Рис.3.6. Схема доповнена елементами, що дозволяють підсилювати електричні сигнали змінного струму

3.4.5. Проводиться дослід по вивченню впливу зворотних зв'язків на величину коефіцієнта підсилення при коливаннях напруги живлення. Для цього змінюється напруга живлення в обох схемах на 20% спочатку у бік збільшення, а потім – у бік зменшення і контролюється відносна зміна напруги на колекторах транзисторів.

3.4.6. Кожна с схем доповнюється елементами, що дозволяють підсилювати електричні сигнали змінного струму (рис. 3.6) Вибираємо розділюючі конденсатори по 50 мкФ, а опір зовнішнього навантаження  $R_H = 5R_K$ . Джерело зовнішнього сигналу встановлюємо таким, щоб коефіцієнт гармонік не перевищував 5%.

3.4.7. Заміряються частотні характеристики обох підсилювачів та робляться відповідні висновки.

3.4.8. Шляхом зміни величини опорів навантаження  $R_5$  та  $R_6$  знімається зовнішня характеристика кожного з підсилювачів та робляться висновки по впливу зворотного зв'язку на параметри, що досліджуються.

### **3.5. Завдання до самоатестації**

3.5.1. Пояснити принцип дії зворотного зв'язку при зміні одного з параметрів, що змінювались відповідно до завдання у наведеній роботі.

3.5.2. Пояснити, чим обумовлена стійкість одно каскадного підсилювача.

3.5.3. Як впливає зворотний зв'язок на зовнішню характеристику підсилювача?

3.5.4. Пояснити характер зворотного зв'язку по входу ( послідовний чи паралельний), чому?

3.5.5. Чим обумовлена стабілізація струму в транзисторі (Рис.8.8.), який безпосередньо не охоплений зворотним зв'язком.

3.5.6. Чому в схемі використані електролітичні конденсатори?

3.5.7. Пояснити полярність включення електролітичних конденсаторів.

## **Практична робота №4. Дослідження роботи операційних підсилювачів в аналогових режимах**

**4.1. Мета роботи:** Вивчення особливостей використання операційних підсилювачів в аналоговій схемотехніці. У роботі необхідно вивчити схеми включення ОП, та особливості їх використання в схемотехніці постійного струму для виконання арифметичних операцій, а також виконання деяких перетворень.

### **4.2. Основні теоретичні положення.**

Як витікає з попередніх розділів, сучасні технології дають можливість побудови ОП з технічними характеристиками, які є близькими до ідеальних. Тому в практиці вивчення схемотехніки з використанням ОП широко застосовується ідеалізація ОП як приладу, що має наступні параметри:

- коефіцієнт підсилення по напрузі близький до нескінченності для диференційного сигналу (диференційний коефіцієнт підсилення  $K_U$ ) і наближається до нуля для синфазного сигналу;
- швидкість наростання вихідної напруги наближається до нескінченності;
- вхідний опір наближається до нескінченності як для диференційного, так і для синфазного сигналів, і, відповідно, вхідні струми відсутні.
- різниця напруг між входами рівняється нулю;
- вихідний опір близький до нуля;
- при відсутності вхідної напруги вихідна напруга рівняється нулю.

Вказані параметри ідеального ОП розкривають деякі його особливості, які пояснимо. Допустимо, що прийнята напруга живлення  $\pm 10$  В. Візьмемо

середній коефіцієнт підсилення по напрузі, який приблизно рівняється  $K_U = 10^5 = 100$  дБ. Диференційний сигнал, що маємо між входами  $u_p = u_{вх.2} - u_{вх.1}$ . В активному режимі роботи підсилювача  $u_{вих} = K_U \cdot u_p$ , тому максимальне значення  $u_p = u_{вих} / K_U = 10 / 10^5 = 10^{-4} = 100$  мкВ. Це максимальне значення диференційної напруги, яке може прикладатись до входів ОП, що працює в активному режимі. Реальні значення вхідних напруг підсилювача можуть досягати рівня напруги живлення. Звідси витікає, що для забезпечення роботи підсилювача в активному режимі, реальна різниця напруг між його входами повинна складати доли відсотка від їх реальних значень. Тобто при роботі ОП в активному режимі прямий і інверсний входи його можна вважати еквіпотенціальними.

Розглянемо використання цієї особливості в реальній схемотехніці.

Повторювач напруги на ідеальному ОП.




Рис.4.1. Схеми при наявності безпосереднього зв'язку виходу ОП на його інверсний вхід

Тепер впевнимось в реальності попереднього твердження, що на вхід ОП можна реально подавати високі напруги і забезпечувати при цьому його роботу в активному режимі. Розглянемо детально роботу схеми при наявності безпосереднього зв'язку виходу ОП на його інверсний вхід (рис.4.1). Припустимо, що в визначений момент часу на прямий вхід подається напруга, що змінюється від 0 до 1 В.

Так як ОП є інерційним пристроєм, то реакція на дію вхідного сигналу, тобто напруга на виході

$$u_{вих} = K_U \cdot u_{вх}$$

буде появлятись з деяким запізненням по відношенню до вхідної і прикладатись до інверсного входу. Вона буде зростати, що приводитиме до зменшення диференційної напруги

$$u_p = u_{вх} - u_{вих}$$

Зменшення  $u_p$  до нуля приведе до того, що  $u_{вих}$  теж буде зменшуватись. Процес встановиться якщо  $u_{вих} \approx u_{вх}$ .

Реально співвідношення між напругами на вході ОП описується рівнянням

$$U_{вих} = u_{вх} + u_p$$

Оскільки  $u_p = u_{вих} / K_U$ , маємо:

$$U_{вих}(1 - 1/K_U) = u_{вх}$$




Рис.4.2. Схему підсилювача

Звідси витікає, що при  $K_U \gg 1$  напруги на виході і на вході практично однакові в усьому діапазоні, де підсилювач працює в активному режимі. Так як вихідна напруга обмежується величиною е.р.с. джерел живлення, то вхідна напруга може подаватись в тих же межах.

#### Інвертуючий підсилювач.

Розглянемо тепер схему підсилювача, в якому, відповідно до рис.4.2. вихідний сигнал  $u_{\text{вих}}$  прикладається до інверсного входу через резистор  $R_3$ , а вхідний  $u_{\text{вх}}$  подається на той же вхід через  $R_1$ . Так як опір між прямим і інверсним входом для ідеального ОП рівняється нескінченності, а вихідний опір – нулю, то схему можна розглядати як два зустрічно включені і заземлені джерела, що навантажені на послідовно з'єднані опори  $R_1$  і  $R_3$ . Звідси:

$$u_{\text{вх}} \cdot R_2 + u_{\text{вих}} \cdot R_1 = 0,$$

$$\text{або} \quad \frac{u_{\text{вих}}}{u_{\text{вх}}} = K_{U3} = -\frac{R_3}{R_1} \quad (4.1.)$$

Коефіцієнт  $K_{U3}$  називається коефіцієнтом підсилення підсилювача з зворотнім зв'язком. Опір  $R_3$  – називається опором зворотнього зв'язку. Приймаючи  $u_p = 0$ , ми фактично приймаємо, що потенціал точки А  $\phi_A = 0$ . Тому часто говорять, що точка А потенційно заземлена. Тут слід внести допоміжні пояснення. Приймаючи  $\phi_A = 0$  для схеми, в якій неінвертуючий вхід ОП заземлений, ми ніби то вносим протиріччя, яке полягає в тому, що становиться незрозумілим, чому опір по інвертуючому вході ми прийняли рівним нескінченності. Це протиріччя а пояснюється тим, що до переходу база – емітер транзистора з заземленою базою прикладається зворотна напруга, яка зміщує емітерний перехід в зворотньому напрямку і тим самим забезпечує високий вхідний опір по інвертуючому входу.

З (4.1.) бачимо, що відповідно з теорією зворотних зв'язків коефіцієнт підсилення підсилювача з зворотним зв'язком практично не залежить від  $K_U$  підсилювача.

Формула (4.1) є розрахунковою в усіх випадках використання схеми. При проведенні розрахунків необхідно виходити з того, що опір  $R_1$  фактично є вхідним опором підсилювача з зворотнім зв'язком. Так як  $R_1$  є вхідним опором, то при розрахунках він повинен вибиратись, виходячи з допустимого навантаження вхідного джерела. Величина  $R_3$  в такому разі обчислюється, виходячи з заданого  $K_{U3}$ , по (4.1).

Знак ( - ) в (4.1.) говорить про те, що вихідний сигнал є інверсним по відношенню до вхідного.

Неінвертуючий підсилювач.

Для неінвертуючого підсилювача (Рис.4.3) маємо:





Рис.4.3.Схема неінвертуючого підсилювача

$$K_{U3} = \frac{u_{\text{ВИХ}}}{u_{\text{ВХ}}} = 1 + \frac{R_2}{R_1} \quad (4.2)$$

В схемі, що наведена на рис.4.3, чітко видна та особливість, що частина вихідної напруги прикладається до входу підсилювача.

Дифференційний підсилювач на ОП.

Такий підсилювач будується як об'єднання двох попередніх схем на вході



ОП. Схема підсилювача наведена на рис.4.4. Аналіз її роботи може бути розглянутий, виходячи з методу суперпозиції. При одночасній дії обох напруг маємо на виході алгебраїчну суму:

Рис.15.4 Схема підсилювача

$$u_{\text{ВИХ}} = u_{\text{ВХ2}} \cdot \frac{R_{32}}{R_2 + R_{32}} \cdot \left( \frac{R_1 + R_{31}}{R_1} \right) - \frac{R_{31}}{R_1} \cdot u_{\text{ВХ1}}$$

Якщо тепер прийняти умову, що  $R_1 = R_2$  і  $R_{32} = R_{31} = R_3$ , то отримаємо

$$u_{\text{ВИХ}} = \frac{R_3}{R_1} \cdot (u_{\text{ВХ2}} - u_{\text{ВХ1}})$$




Рис.4.5. Схема підсилювача

Схема має два виходи і реально її можна розглядати як два з'єднаних паралельно і протифазно інверторів. Якщо, наприклад,  $u_{\text{ВХ1}} = 0$ , то і напруга



$u_{\text{ВИХ1}} = 0$ . При дії напруги  $u_{\text{ВХ.2}}$  вихідна напруги при цьому визначається по формулі:

$$u_{\text{ВИХ.2}} = -R_{32} \cdot u_{\text{ВХ.2}} / R_2.$$

Аналогічно, при дії  $u_{\text{ВХ.1}}$  і при  $u_{\text{ВХ.2}} = 0$ , маємо на другому виході:

$$u_{\text{ВИХ.1}} = -R_{31} \cdot u_{\text{ВХ.1}} / R_1.$$

Вихідна напруга  $u_{\text{ВИХ}}$ , яка заміряється між двома виходами як різниця напруг

$$u_{\text{ВИХ}} = u_{\text{ВИХ.1}} - u_{\text{ВИХ.2}} = -R_{31} \cdot u_{\text{ВХ.1}} / R_1 + R_{32} \cdot u_{\text{ВХ.2}} / R_2.$$

Приймаючи  $R_{31} = R_{32} = R_3$  і  $R_1 = R_2 = R$ , маємо:

$$u_{\text{ВИХ}} = (u_{\text{ВХ.2}} - u_{\text{ВХ.1}}) R_3 / R.$$

### 4.3. Використання пакету Multisim для виконання роботи

Для проведення досліджень використовується ОП з двополярним живленням. Решта елементів і вимірювальних приладів використовуються аналогічно до попередніх робіт. Тип операційного підсилювача обирається з бібліотеки операційних підсилювачів.

### 4.4. Порядок проведення досліджень

Перш ніж приступити до проведення дослідів слід вибрати з додатку необхідний ОП і приєднати до нього напруги живлення. Якщо по умовах роботи ОП необхідно встановити елементи, що призначені для корекції АЧХ, то слід з довідкової літератури, або Інтернет каталогів визначитися з їх схемами і розмірами і зробити приєднання до відповідних виводів. Схеми, що наведені нижче, елементів живлення, корекції та зміщення не містять.

4.4.1. Досліджується схема інвертуючого підсилювача (суматора). Для цього в відповідності до варіанту вибирається підсилювач з бібліотеки PlaceAnalog і складається схема підсилювача з  $R_1 = 1k$  та коефіцієнтом підсилення, рівним 1 (Рис.4.6). Спочатку неінвертуючий вхід приєднується




Рис.4.6. схема підсилювача з  $R_1 = 1k$


безпосередньо до заземлення, але при використанні реальних підсилювачів, особливо виготовлених на основі біполярних технологій, слід встановлювати розрахункове значення резистора  $R_3$ . Визначається величина вхідного та вихідного опору. (необхідно до схеми додати відповідні елементи, та виконати відповідні розрахунки).

Змінюючи величину опору зворотного зв'язку від  $0.1 R_1$  до  $10R_1$  встановити залежність між величинами вхідного (вихідного) опору підсилювача та зовнішніми елементами. Дослідити залежність частотної характеристики підсилювача від коефіцієнта підсилення.

Величина напруги вхідного сигналу вибирається самостійно у межах допустимої.

Проводиться дослід по визначенню впливу напруги зміщення на величину вихідної напруги повторювача.

Проводиться дослід по визначенню похибки підсилення вхідного сигналу, що задається на рівні 10 мВ. Для цього змінюється величина коефіцієнта підсилення шляхом зміни опорів резистора зворотного зв'язку в діапазоні 1 – 100 і заміряється величина вихідної напруги. Обчислюються коефіцієнти підсилення як відношення напруг і як відношення опорів і порівнюються між собою. Проводиться дослід з усунення впливу на коефіцієнт підсилення струмів зміщення. Для цього обирається самостійно і встановлюється коефіцієнт підсилення підсилювача у межах 10, обчислюється необхідна величина опорів резистора, що приєднується до неінвертуючого входу ОП і вимірюється величина вихідної напруги. Результати порівнюються з попереднім дослідом при тому ж коефіцієнті підсилення. Досліджується вплив реальних похибок в номіналах резисторів на точність підсилення сигналу. Для цього в параметри кожного резистора додається процентна ( на рівні 5 -10 %) помилка (tolerance) і повторно проводиться дослід.



*Рис.4.7.а) схема неінвертуючого підсилювача, б) схема ідеального повторювача*

4.4.2. Досліджується схема неінвертуючого підсилювача (суматора) (Рис. 4.7,а) Подібно до попереднього дослідів визначається залежність вхідного (вихідного) опорів від величин зовнішніх резисторів, а також частотні властивості схеми. Складається схема ідеального повторювача та визначаються її вхідний, вихідний опорів та частотні властивості (рис.4.7,б).

4.4.3. Досліджується схема диференційного підсилювача, схема якого наведена на рис.4.8. Досліди проводяться аналогічно попереднім. При проведенні дослідів слід звернути увагу на операцію віднімання. Слід оцінити величину помилки, що має місце при виконанні операції віднімання. Скласти схему для виконання операції віднімання на двох однотипних ОП в

провести аналогічний дослід. Виконати порівняння точності виконання операції для обох схем.




Рис.4.8. Схема диференційного підсилювача

4.4.4. Скласти схему перетворювача струм – напруга при умові, щоб вихідна напруга не перевищувала напругу живлення ОП.

4.4.5. Проводиться дослідження повторювача ОП. Для цього вибирається ОП, характеристики якого досліджувались в попередній роботі. Заміряється величина вхідного та вихідного опорів підсилювача і порівнюється з результатами попередньої роботи.




Рис.4.9.




Рис.4.10.

#### **4.6. Питання до самоатестації**

4.5.1. Пояснити вплив одиночного зворотного зв'язку на величину вхідного і вихідного опорів підсилювача у режимі повторювача напруги.

4.5.2. Пояснити зміну величини вхідного опору схеми інвертуючого і неінвертуючого підсилювачів.

4.5.3. Дати пояснення роботі ОП у режимі інвертуючого і неінвертуючого суматорів.

4.5.4. Обґрунтувати взаємозв'язок між величинами опорів підсилювача з диференціальним входом.

4.5.5. Обґрунтувати вибрані параметри резисторів кожної зі схем, умови їх вибору, обмеження, які накладаються при виборі величин опорів.

4.5.6. Пояснити зміну величин вхідного та вихідного опорів при зміні коефіцієнта підсилення підсилювача. Пояснити характер зміни частотної характеристики підсилювача при зміні коефіцієнта його підсилення.

4.5.7.3 точки зору теорії зворотних зв'язків пояснити, які типи зв'язків використані в кожній з схем з точки зору входу і виходу ОП

### **Практична робота № 5. Логічні операції та логічні функції.**

**5.1. Мета роботи:** навчитись використовувати теоретичні основи алгебри логіки для розв'язання інженерних задач.

#### **5.2. Основні теоретичні положення.**

Основні визначення. У практиці інженерної діяльності часто мають місце ситуації, при яких має значення не рівень сигналів, що поступають з відповідних датчиків, а лише наявність чи відсутність таких сигналів. Наприклад, у системах охоронної сигналізації необхідно знати, замкнені чи не замкнені двері або вікна в приміщенні, що охороняється і т. п.

Схеми, що дають можливість розв'язувати поставлені задачі, можуть описуватись виразами типу: “лампочка на пульті охоронної сигналізації горить, якщо всі вікна замкнені (точніше, замкнено перше і друге і третє і... вікно)”. Або “лампочка не горить, якщо хоча б одне вікно відкрите (тобто може бути відкритим перше **або** друге **або** третє **або** перше і друге **або**...)”. Такі вирази називаються *логічними*.

При проектуванні подібних систем задаються відповідним рівнем напруги живлення, і наявність чи відсутність її дає можливість одержувати відповіді на поставлені питання. Оскільки рівень напруги може бути різним і задаватись прийнятою елементною базою, то з метою формалізації опису подібних схем приймаються деякі умови. Як приклад, високий рівень напруги приймається за “1”, низький – відповідно, за “0”. У такому разі приведені вище вирази можуть бути формалізовані: якщо контакти, що фіксують положення вікон, позначити як аргументи  $x_1, x_2, \dots, x_n$ , які можуть приймати лише значення “1” або “0”, то

напругу на лампочці можемо розглядати як функцію  $y$ , яка теж приймає одне з двох аналогічних значень.

Математичний апарат, що оперує з аргументами та функціями, які набувають тільки двох значень – “0” та “1” – називається *двійковою (булевою) алгеброю* або *алгеброю логіки*. Логічні змінні (аргументи), як і змінні звичайної алгебри, позначаються літерами латинського алфавіту з різними індексами – наприклад,  $x_0, x_1, x_2, x_3, \dots$ . Індекс при змінній може одночасно означати розряд двійкового числа. Якщо змінна  $x_i$  набуває значення  $x_i = 1$ , то таке її значення називають *істинним*. Протилежне  $x_i = 0$  називають *хибним* і умовно позначають  $\bar{x}_i$ , що означає заперечення істинного значення аргументу (в зарубіжній практиці операція заперечення позначається апострофом  $x'$ ). Два елементи булевої алгебри – подія істинна і подія хибна – називають її *константами*.

Булева функція позначається літерою  $y$  і є двійковою функцією двійкових аргументів. Умовне її позначення

$$y = f(x_1, x_2, \dots, x_n).$$

Булева функція, яка залежить від  $n$  аргументів, називається  *$n$ -вимірною* і є повністю визначеною, якщо вказані значення її для всіх двійкових наборів значень її аргументів. Кількість таких наборів дорівнює  $2^n$ . *Тобто, областю визначеності функції  $n$  змінних є сукупність дискретних точок  $n$ -вимірного простору, причому кожна з точок є комбінацією значень цих змінних (кодовою комбінацією)*. Оскільки можливі  $2^n$  різних комбінацій логічних змінних, то область визначення функції складається зі скінченної величини –  $2^n$  точок. Це, в свою чергу, означає, що кожна функція може бути задана таблицею значень, які вона приймає в точках її області визначеності.

*Функція повністю визначена, якщо задані її значення в усіх точках області визначеності*. Значення функції вибираються з множини “0” і “1”. Якщо ж значення функції не задано в одній або кількох точках, то вона є *неповністю визначеною*. Кодові комбінації, при яких функція невизначена, називаються *факультативними*. У практиці цифрової схемотехніки існує велика кількість неповністю визначених функцій. Довизначення їх, якщо це необхідно, забезпечується встановленням їх значень – “0” або “1” – довільним шляхом.

Усі можливі логічні функції  $n$  змінних можна створити за допомогою трьох основних операцій:

а) логічне заперечення (інверсія, операція **НІ**); позначається рискою над відповідною функцією або аргументом;

б) логічне додавання (диз’юнкція, операція **АБО**), яке позначається символами ( $\vee$ ), (+);

в) логічне множення (кон’юнкція, операція **І**), яке позначається символами ( $\wedge$ ), ( $\cdot$ ), (&). Для позначення еквівалентності логічних виразів використовується знак (=).

*Запереченням (інверсією)* називається такий зв'язок між аргументом  $x$  та функцією  $y$ , при якому  $y$  істинна тоді і тільки тоді, коли значення  $x$  хибне, і навпаки.

*Логічним множенням (кон'юнкцією)* декількох змінних називається така функція, яка істинна тоді і тільки тоді, коли одночасно істинні всі логічні змінні.

*Логічним додаванням (диз'юнкцією)* декількох змінних називається така функція, яка хибна тоді і тільки тоді, коли одночасно хибні всі додавані змінні.

*Слід пам'ятати, що операція кон'юнкції є старшою операцією і виконується раніше диз'юнкції.*

Прикладом найпростіших функцій є наступні:

$$y_1 = \overline{x_1}; \quad y_2 = x_1 \cdot x_2; \quad y_3 = x_1 + x_2.$$

**Приклад 5.1.** Записати вираз функції трьох змінних, яка приймає істинні значення при умові, що будь-яка пара змінних одночасно має істинні значення.

*Розв'язання.* Введемо умовні позначення змінних  $x_0, x_1, x_2$ .


У загальному плані функція матиме вигляд:

$$y = f(x_2, x_1, x_0).$$

Оскільки істинні значення функції визначаються будь-якою парою логічних змінних, тобто або  $x_0$  і  $x_1$ , або  $x_0$  і  $x_2$ , або  $x_1$  і  $x_2$ , то аналітична форма запису функції прийме вигляд:

$$y_1 = x_0 \cdot x_1 + x_0 \cdot x_2 + x_1 \cdot x_2.$$

Функція може мати і дещо іншу форму запису, якщо враховувати, що при виконанні будь-якої з умов, що закладені в функцію, обмежень на значення третьої змінної не накладається.



*Рис. 5.1. Схеми, що ілюструють реалізацію операцій кон'юнкції та диз'юнкції*

Технічна реалізація булевих функцій, а, відповідно, і їх фізична інтерпретація добре ілюструється за допомогою контактних схем, в яких логічна змінна  $x_i$  відповідає замкненому контакту. Схеми, що ілюструють реалізацію операцій кон'юнкції та диз'юнкції, наведені відповідно на рис. 5.1, *а*, *б*.

Закони і тотожності алгебри логіки. В алгебрі логіки використовується ряд аксіом (тотожностей) та законів. Основними з них є наступні: *переміщувальний (властивість комутативності); сполучний (властивість асоціативності); розподільний (властивість дистрибутивності); інверсії (теорема де Моргана).* Головні аксіоми та закони булевої алгебри наведені у Табл. 5.1.

Табл. 5.1.

Назва аксіоми чи закону	Вирази
Аксіоми (тотожності)	$0 \cdot x = 0$ $1 + x = 1$ $0 + x = x$ $x \cdot x = x$ $x + x = x$ $x \cdot \bar{x} = 0$ $x + \bar{x} = 1$ $\bar{\bar{x}} = x$
Закони комутативності	$x_1 + x_2 = x_2 + x_1$ $x_1 \cdot x_2 = x_2 \cdot x_1$
Закони асоціативності	$x_1 + x_2 + x_3 = x_1 + (x_2 + x_3) = (x_1 + x_2) + x_3 =$ $= (x_1 + x_3) + x_2$ $x_1 \cdot x_2 \cdot x_3 = x_1 \cdot (x_2 \cdot x_3) =$ $= x_2 \cdot (x_1 \cdot x_3) = x_3 \cdot (x_1 \cdot x_2)$
Закони дистрибутивності	$x_1 \cdot (x_2 + x_3) = x_1 \cdot x_2 + x_1 \cdot x_3$ $x_1 + x_2 \cdot x_3 = (x_1 + x_2) \cdot (x_1 + x_3)$
Закони інверсії (теорема де Моргана, принцип подвійності)	$\overline{x_1 \cdot x_2} = \bar{x}_1 + \bar{x}_2$ $\overline{x_1 + x_2} = \bar{x}_1 \cdot \bar{x}_2$
Закони поглинання	$x_1 + x_1 \cdot x_2 = x_1$ $x_1 \cdot (x_1 + x_2) = x_1$

Використовуючи наведені у табл.1.1 закони та тотожності, які використовуються при перетворенні логічних функцій, можна створювати нові. Наприклад:

$$x_1 \cdot (\bar{x}_1 + x_2) = x_1 \cdot x_2;$$

$$x_1 \cdot \bar{x}_2 + x_2 = x_1 \cdot \bar{x}_2 + x_2(x_1 + \bar{x}_1) = x_1 \cdot \bar{x}_2 + x_1 \cdot x_2 + \bar{x}_1 \cdot x_2 = x_1 + x_2$$

(у подальшому крапки, що відображають операцію логічного множення у формулах, для спрощення запису приводити не будемо).

Закони інверсії, які відображають властивість взаємного перетворення операцій логічного множення і додавання в алгебрі логіки, називають *принципом подвійності*.

Способи задання логічних функцій. Існують такі способи задання або запису логічних функцій – *аналітичний, табличний, за допомогою карт Карно, графічний та кубічний*.

*Аналітично* логічна функція може бути записана різними комбінаціями кон'юнкцій та диз'юнкцій логічних змінних. Зазвичай логічні функції

записуються або у вигляді суми добутоків логічних змінних (диз'юнкція кон'юнкцій) або у вигляді логічного добутку їх сум (кон'юнкція диз'юнкцій). Наведення функції у вигляді диз'юнкції кон'юнкцій називають *диз'юнктивною нормальною формою (ДНФ)*:

$$y = x_1 x_2 + x_1 x_3 + x_1 x_2 x_3 ,$$

а запис у вигляді кон'юнкції диз'юнкцій – відповідно, *кон'юнктивною нормальною формою (КНФ)*:

$$y = (x_1 + x_2)(x_2 + x_3)(x_1 + x_2 + x_3) .$$

Інверсія у відповідності з теоремою де Моргана будь-якої функції, приведеній в одній формі, призводить до заміни запису на іншу форму.

Наприклад, інверсія функції

$$y = x_1 + x_2 x_3 + x_1 x_2 x_3$$

представляється у вигляді:

$$y = x_1(x_2 + x_3)(x_1 + x_2 + x_3) .$$

Будь-яка логічна функція, задана в аналітичній формі, може бути перетворена на **ДНФ** або **КНФ** за допомогою тотожностей та законів алгебри логіки. При цьому для однієї і тієї ж функції може існувати декілька рівнозначних диз'юнктивних та кон'юнктивних нормальних форм.

У той же час, існує лише один вид **ДНФ** та **КНФ**, в яких функція може бути записана єдиним чином. Такі форми називаються *досконалими диз'юнктивними (кон'юнктивними) нормальними формами (ДДНФ, ДКНФ)*. Вони характеризуються тим, що в **ДДНФ** кожна кон'юнкція, а в **ДКНФ** кожна диз'юнкція містять усі логічні змінні даної функції, з інверсіями або без них.

Прикладами **ДДНФ** та **ДКНФ** запису є функції чотирьох змінних

$$y_1 = x_3 x_2 x_1 x_0 + x_3 x_2 x_1 x_0 + x_3 x_2 x_1 x_0 ;$$

$$1010 \quad 0110 \quad 1011$$

$$y_2 = (x_1 + x_2 + x_3 + x_4)(x_1 + x_2 + x_3 + x_4) .$$

Оскільки кожна кон'юнкція функції, що наведена у **ДДНФ**, визначає її істинне значення, відповідаюче "1", то такі кон'юнкції називаються *конституєнтами одиниці (мінтермами)*. Аналогічно, диз'юнкції функції, що наведені у **ДКНФ**, називаються *конституєнтами нуля (макстермами)*.

Якщо замінити логічні змінні та їх заперечення одиницями та нулями, то кожна кон'юнкція буде представляти собою двійкове число.

Це дозволяє, наприклад, вище наведену логічну функцію  $y_1$  записати у вигляді:

$$y_1 = \bigvee_0^{15} 6, 10, 11 .$$

Така форма називається *досконалою скороченою диз'юнктивною формою* або *канонічною сумою*.



Аналогічно, функцію можна зобразити і у вигляді добутку макстермів. Така форма запису називається *канонічним добутком*. Наприклад:

$$y = \bigwedge_0^7 2, 4 = (x_2 + \overline{x_1} + x_0)(\overline{x_2} + x_1 + x_0).$$

Легко бачити можливість конвертації в представленні функції у вигляді макстермів та мінтермів, оскільки кожна з них доповнює функцію до повного перебору логічних змінних. Як приклади, можемо записати:

$$y = \bigvee_0^7 2, 6, 7 = \bigwedge_0^7 0, 1, 3, 4, 5;$$

$$y = \bigvee_0^7 0, 1, 3, 5 = \bigwedge_0^7 2, 4, 6, 7;$$

$$y = \bigvee_0^{15} 0, 4, 5, 9, 11, 13, 15 = \bigwedge_0^{15} 1, 2, 3, 6, 7, 8, 10, 12, 14.$$

Індекси біля умовних позначень операцій диз'юнкції та кон'юнкції вказують на діапазон можливих мінтермів та макстермів логічних функцій. Нижній індекс іноді не вказується.

Досконала диз'юнктивна нормальна форма запису дозволяє легко перейти до інших форм запису – *табличної* та *карт Карно*.

Табл. 5.2.

$x_1$	$x_0$	$y_1$	$y_2$	$y_3$	$y_4$	$y_5$
0	0	0	0	0	0	1
0	1	1	1	1	0	0
1	0	1	1	1	0	0
1	1	x	1	0	1	1

У табл. 5.2 наведені функції  $y_1 \dots y_5$  двох змінних  $x_0$  та  $x_1$ . Табличний спосіб полягає у тому, що функція задається у вигляді таблиці відповідності (таблиці істинності станів). У таблицю вписують усі можливі комбінації аргументів у порядку зростання їх індексів і при кожній комбінації встановлюється значення функції.

Кількість всіх можливих сполук аргументів, а, отже, і кількість значень функції дорівнює  $2^n$ , де  $n$  – кількість логічних змінних. З табличної форми запису легко перейти до аналітичної, використовуючи досконалу диз'юнктивну форму запису логічних функцій. Для цього функція записується як диз'юнкція конститuent одиниці. Наприклад, функцію  $y_3$  з табл. 5.2 можемо записати у вигляді:

$$y_3 = x_1 x_0 + x_1 \overline{x_0}.$$

Ця функція може бути записана і з використанням нульових її значень:

$$y_3 = x_1 \overline{x_0} + \overline{x_1} x_0.$$

Використовуючи властивість подвійної інверсії, легко встановити тотожність обох форм запису.

Логічна функція іноді може бути неповністю визначеною. При переході до аналітичної форми запису вона повинна бути до визначена, тобто, довільним шляхом слід встановити значення змінних, оскільки від них значення функції не залежить.

. Найбільш широке використання знаходять функції **I**, **АБО**, **I-НІ**, **АБО-НІ**, **ВИКЛ. АБО**. Вони універсальні тому, що за їх допомогою можна записати будь-яку іншу функцію.

Розроблений математичний апарат аналізу та синтезу булевих функцій найбільш відповідає цим функціям. Набір логічних функцій **I**, **АБО**, **НІ** дозволяє реалізувати будь-яку іншу функцію і називається *функціонально повним*.

### 5.3. Використання Multisim для проведення досліджень.




Рис.5.2.Логічний перетворювач *Multisim*

Для вивчення основ побудови логічних функцій, різних форм їх представлення та мінімізації в програмному продукті *Multisim* використовується логічний перетворювач (Logic converter) Рис.5.2.), за допомогою якого можна розв’язувати вказані задачі. Логічні змінні в конверторі представлені у вигляді заглавних букв латиського алфавіту А,В,С,Д, Е,Ф,Г,Н . Звідси витікає, що таблиця перебору станів логічних змінних може містити 256 строчок , а розмір строчки буде досягати 1 байт. Кожна строчка в лівому стовбці нумерується відповідним десятковим кодом – номером мінтерму. В правому стовбці за допомогою лівої кнопки “миші” встановлюється істинне, або хибне значення функції, яка задається. Таким шляхом може бути сформульована таблиця істинності логічної функції. Зчитуючи істинні значення функції з таблиці можна отримати ДДНФ її запису, в тому числі у вигляді канонічної суми.

З правої сторони вікна розміщення таблиці знаходяться кнопки, за допомогою яких конвертор виконує ті, чи інші перетворення: нумеруючи їх зверху до низу запишемо основні операції конвертора:

1. Забезпечення перетворення логічної схеми в таблицю станів логічної функції;
2. Забезпечення перетворення таблиці станів у логічну функцію, представлену у вигляді ДДНФ;
3. Забезпечення перетворення таблиці станів у мінімізовану логічну функцію;
4. Перетворення логічної функції у її таблицю істинності;
5. Перетворення логічної функції у логічну схему в базисі елементів І-АБО-НІ
6. Перетворення логічної функції у логічну схему в базисі елементів І-НІ.

Для дослідження часових характеристик логічних функцій можна використовувати багатопроточний осцилограф, за допомогою якого можна спостерігати за 4-ма процесами ( три логічні змінні і одна логічна функція), але в *Multisim* для такої мети може використовуватись логічний аналізатор (Logic Analyser), зовнішній вигляд якого в робочому стані і умовне позначення наведені на рис..5.3.




Рис.5.3. Логічний аналізатор

Налагодження логічного аналізатора забезпечується установками в двох вікнах . Вікно установки тактової частоти (Clock Setup) виконується у вікні, яке активізується кнопкою Set..., що розміщена на середині панелі керування. Установка фронту/зрізу синхронізації вхідних сигналів виконується у вікні, що

активізується за допомогою кнопки Set..., що розміщена справа на панелі керування аналізатора. Слід пам'ятати, що керування кольором екрану аналізатора можливо лише у тому випадку, коли до виводів, що зображені на його умовному позначенні, приєднані інформаційні провідники цифрової схеми. Зліва від екрану аналізатора на вертикальній панелі активізуються відповідні входи.

Для генерації бінарного коду, що відповідає таблиці перебору логічних змінних використовується генератор бінарних слів (Word generator) (рис.5.4.)




Рис.5.4. Генератор бінарних слів (Word generator)




Рис.5.5. Вікно налагодження

На умовному позначенні його (Рис.5.4, зліва) передбачені 32 виводи, на виходах яких появляються логічні сигнали “1” та “0” (молодші розряди починаються на правій панелі зверху). Тобто, генератор може генерувати бінарні слова (комбінації логічних змінних) розміром в 32 розряди. Як видно з панелі керування генератор може створювати гексадецимальний, бінарний, десятковий коди, а також код ASCII- для кодування букв латинського алфавіту. В поточній темі необхідно використовувати гексадецимальний код. Цей код, рівно, як і інші, може генеруватись у

циклічному режимі, (Cycle) тобто, повторюватись довільну кількість разів, в пакетному режимі (Burst), в покроковому режимі (Step).

Кнопкою Set... активізується вікно налагодження, що зображено на рис. 5.5. В ньому встановлюються початкове і кінцеве значення коду, що генерується, а також порядок генерації бінарних комбінацій логічних змінних (бінарних слів).

Логічні елементи можна вибирати з меню Place TTL, меню Place CMOS, меню Place Misc Digital. Рекомендується, поки - що, вибирати типові логічні елементи з меню Place Misc Digital, вибравши опцію TTL. На рис. 5.6 наведена група логічних елементів, що призначені для реалізації функцій двох змінних (за винятком інвертора –NOT). Там же розміщені елементи, що мають три і більше входів, які рекомендуються для проведення досліджень.




Рис. 5.6. Група логічних елементів

В якості прикладу на рис. 5.7. наведена схема для демонстрації часових характеристик типових двоходових логічних елементів за допомогою приладів, що описані вище.




Рис.5.7. Схема для демонстрації часових характеристик типових двоходових логічних елементів за допомогою приладів

На рис.5.8. наведені часові діаграми на входах та виходах логічних елементів, що отримані за допомогою логічного аналізатора Їх можна

проаналізувати і зробити відповідні висновки. Осцилограми отримані на низьких частотах з метою визначення лише логічних властивостей елементів.




Рис.5.8. Часові діаграми на входах та виходах логічних елементів

#### 5.4. Послідовність проведення досліджень.

5.4.1. Вивчаються особливості роботи логічного конвертора. Для цього задаються 3-4 логічні змінні і створюється таблиця перебору. Наступний етап роботи – замінити знаки запитання на “0” та “1”. Таким чином буде створена таблиця істинності логічної функції 3-х – 4-х змінних. Далі – натискується кнопка керування для перетворення таблиці істинності і логічну функцію. Логічна функція відобразиться на горизонтальному екрані, що розміщений під головним екраном логічного конвертора. Вона буде зображена у вигляді ДДНФ. Наступний крок – мінімізація логічної функції. Для цього натискується третя зверху кнопка, на якій написано скорочення “SIMP”. На нижньому екрані появиться зображення мінімізованої логічної функції.

5.4.2. Проведені операції проводяться самостійно без використання логічного конвертора і порівнюються результати.

5.4.3. Для отриманої мінімізованої логічної функції створюється логічна схема. Для цього натискується 5-а кнопка логічного конвертора. Через короткий інтервал часу на екрані з’явиться логічна схема в базисі елементів І-АБО –НІ. До виходу логічної функції приєднується світло діод, а до входів – інтерактивні джерела логічних сигналів і перевіряється відповідність схеми мінімізованій логічній функції.

5.4.4. Вивчаються особливості роботи та налагодження генератора слів (Word –Generator). До молодших розрядів його виходів приєднується семи-сегментний індикатор у відповідності до рис. 1.4, задаються різні режими його роботи і перевіряються в дії. Безпосередньо до виводів генератора слів приєднується логічний аналізатор і налагоджується на відображення часових діаграм логічних сигналів.

5.4.5. З меню Place Misc Digital, вибравши опцію TTL вибираються 3-х – 4-х входів елементи по типу тих, що зображені на рис.1.6, складаються нескладні схеми і досліджуються їх часові характеристики, а також з допомогою логічного конвертора отримуються їх логічні функції. Приклад схеми приєднання логічного конвертора до логічної схеми наводиться на рис. 5.9.




Рис.5.9. Схеми приєднання логічного конвертора до логічної схеми

### 5.5. Питання та завдання до самотестування.

1. Дайте визначення терміну “алгебра логіки” (“булева алгебра”).
2. У чому полягає суть принципу подвійності?
3. Дайте пояснення диз’юнктивній і кон’юнктивній формам запису логічних функцій, а також досконалим формам запису.
4. Перелічіть відомі Вам способи запису логічних функцій. Дайте пояснення взаємозв’язку між ними.
5. Яка функція називається *неповністю визначеною*? Як забезпечити перехід для неповністю визначеної функції від табличного способу запису до аналітичного?
6. Дайте пояснення суті теореми де Моргана. Приведіть приклади її використання.
7. Поясніть властивості карти Карно.
8. Які логічні операції використовуються для аналітичного способу мінімізації логічних функцій?
9. На яких властивостях карт Карно реалізується задача мінімізації логічних функцій?

10. На якій концепції базується мінімізація з використанням кубічних комплексів?
11. Поясніть особливість мінімізації неповністю визначених функцій.
12. У чому полягає особливість сумісної мінімізації декількох логічних функцій?
13. Скласти таблиці істинності для двохвходових елементів **АБО**, **І**, **ВИКЛ. АБО** за допомогою логічного конвертора.
14. Побудувати часові імпульсні діаграми, які ілюструють роботу двохвходових логічних елементів **АБО** та **ВИКЛ. АБО**; **І** та **ВИКЛ. І**.
15. Логічні функції трьох змінних задані таблицями істинності (табл.1.3). Представити їх у аналітичній формі.

Табл.5.3.

$x_0$	0	1	0	1	0	1	0	1
$x_1$	0	0	1	1	0	0	1	1
$x_2$	0	0	0	0	1	1	1	1
$y_0$	0	0	1	1	0	1	1	0
$y_1$	1	1	0	0	1	1	0	0
$y_2$	1	1	0	0	0	0	1	

16. Реалізувати логічну схему з непарною кількістю входів  $m$ , яка дозволяє вирішити задачу голосування простою більшістю Розв'язати задачу для  $m = 3; 5$ . Реалізувати у вигляді схеми і реалізувати в Multisim.
17. Доказати тотожності:  
 $(x_1x_2 + x_3) \cdot x_2 = x_1x_2\bar{x}_3 + \bar{x}_1x_2x_3 + x_1x_2x_3$  ;  
 $x_1x_3 + x_2\bar{x}_3 + x_1x_2 = x_1x_3 + x_2\bar{x}_3$  ;
18. Знайти заперечення для кожного з наступних виразів. Результати не спрощувати.  
 $y_1 = x_1 + \bar{x}_2x_3$  ;  
 $y_2 = x_1 \cdot (x_2 + x_3) + x_2\bar{x}_4 \cdot (\bar{x}_1 + x_3)$  ;  
 $y_3 = [x_1\bar{x}_2 + x_3 \cdot (\bar{x}_1 + x_4x_5)] \cdot [\bar{x}_2 + x_1x_3 \cdot (\bar{x}_4 + \bar{x}_2\bar{x}_3)]$  ;  
 $y_4 = \overline{x_1x_2\bar{x}_3 + \bar{x}_1\bar{x}_2x_3} + \overline{(x_1 + x_2 + x_3) \cdot (\bar{x}_1 + \bar{x}_2 + x_3)}$  ;
19. Скласти таблицю істинності для наступних виразів:



$$y_1 = x_1 + x_2 \bar{x}_3 ;$$

$$y_2 = x_2 x_4 + \bar{x}_1 x_3 + \bar{x}_2 \bar{x}_4 ;$$

$$y_3 = x_1 x_3 + x_2 x_3 + x_1 x_2 ;$$

$$y_4 = x_2 x_4 + \bar{x}_1 x_3 + \bar{x}_2 \bar{x}_4 .$$

20. Використовуючи теорему де Моргана, перетворити наступні вирази та реалізувати їх схеми у самостійно вибраному базисі.

$$y_1 = x_1 + x_2 + x_1 x_2 x_3 + \bar{x}_1 x_3 ;$$

$$y_2 = (x_1 x_2 + \bar{x}_2 x_3) + (x_2 \bar{x}_3 + \bar{x}_1 x_2) ;$$

$$y_3 = (x_1 x_2 + \bar{x}_2 x_3) \cdot (x_2 x_3 + \bar{x}_1 \bar{x}_3) ;$$

21. Використовуючи теореми алгебри логіки, спростити вирази:

$$y_1 = x_3 x_2 x_1 x_0 (x_3 x_2 x_1 x_0 + x_3 x_2 x_1 x_0 + x_3 x_2 x_1 x_0 + x_3 x_2 x_1 x_0) ;$$

$$y_2 = x_1 x_0 + x_3 x_2 x_1 x_0 + x_4 x_3 x_1 x_0 + x_4 x_2 x_1 x_0 + x_4 x_3 x_2 .$$

22. Довести тотожності:

$$x_1 \oplus x_2 \oplus x_3 = x_1 \oplus x_2 \otimes x_3 ;$$

$$x_1 \otimes x_2 \otimes x_3 = x_1 \otimes x_2 \oplus x_3 ;$$

23. Привести до ДДНФ логічні функції:

$$y_1 = x_2 x_0 + x_2 x_1 + x_2 x_1 x_0 ;$$

$$y_2 = x_3 x_1 x_0 + x_2 x_1 x_0 + x_3 x_1 x_0 + x_2 x_1 x_0 ;$$

$$y_3 = x_2 x_1 x_0 + x_3 x_2 x_1 x_0 + x_2 x_1 ;$$

24. Представити у формі карт Карно наступні функції:

$$y_1 = f(x_1, x_2, x_3, x_4) = \vee 0, 1, 2, 3, 4, 6, 7, 8, 12, 13 ;$$

$$y_2 = f(x_1, x_2, x_3) = \vee 0, 1, 2, 3, 7 ;$$

$$y_3 = f(x_1, x_2, x_3) = \vee 3, 5, 6, 7 .$$

25. Мінімізувати логічну функцію за допомогою карти Карно:

$$y = x_2 x_3 x_4 + \bar{x}_1 x_2 x_4 + \bar{x}_2 x_3 x_4 + \bar{x}_1 x_2 x_3 + x_1 \bar{x}_3 x_4 + \bar{x}_2 \bar{x}_3 x_4 + \bar{x}_2 \bar{x}_3 \bar{x}_4 .$$

26. Розглянути варіанти побудови схем наступних функцій:

$$y_1 = x_1 \cdot (x_1 \oplus x_2 \oplus x_3) ;$$

$$y_2 = x_1 \cdot (x_1 \otimes x_2 \otimes x_3) ;$$

## Практична робота №6. Арифметичні цифрові пристрої

**6.1. Мета роботи:** З'ясування принципів роботи суматорів, компараторів, арифметико-логічних пристроїв (АЛП), пристроїв контролю парності, які входять до складу комп'ютерної техніки. Побудова більш складних арифметичних модулів на їх основі.

## 6.2. Короткі теоретичні відомості.

Суматори. Суматором називається цифровий електронний пристрій, який виконує операцію арифметичного додавання кодів двох чисел. Суматори можуть також застосовуватись для виконання операції віднімання, але для цього необхідно здійснити додаткові перетворення кодів чисел. Суматори є складовою частиною арифметико-логічних пристроїв (АЛП) мікропроцесорів. Також вони використовуються для формування фізичної адреси комірок пам'яті у мікропроцесорах з сегментною організацією пам'яті.

Найпростішою схемою є *напівсуматор*, який виконує операцію знаходження суми двох однорозрядних слів.

Табл.6.1

$a_0$	$b_0$	$S$	$P$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Табл.6.2

$N$	$a_i$	$b_i$	$p_{i-1}$	$S_i$	$P_{i+1}$
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

Роботу напівсуматора описує Табл. 6.1, з якої знаходимо логічні рівняння для суми і для переносу:

$$S = a_0 \cdot \overline{b_0} + \overline{a_0} \cdot b_0 ;$$

$$P = a_0 \cdot b_0 .$$

При знаходженні суми багаторозрядних слів напівсуматор може використовуватись лише в молодшому розряді. Для знаходження суми старших розрядів схема повинна мати три входи – два інформаційні і третій – вхід переносу з молодших розрядів. Схема, що відповідає цим вимогам, називається *повним суматором*, а логіку її роботи описує Табл. 6.2.

З табл. 6.2 знаходимо наступні рівняння:

$$S_i = \vee 1, 2, 4, 7 = p_{i-1} (\overline{a_i} \cdot \overline{b_i} + a_i \cdot b_i) + \overline{p_{i-1}} (a_i \cdot \overline{b_i} + \overline{a_i} \cdot b_i) ;$$

$$P_i = \vee 3, 5, 6, 7 = p_{i-1} (\overline{a_i} \cdot b_i + a_i \cdot \overline{b_i} + a_i \cdot b_i) + \overline{p_{i-1}} a_i \cdot b_i = a_i \cdot b_i + p_{i-1} (a_i \oplus b_i)$$

для побудови логічної схеми однорозрядного повного суматора, які можуть бути реалізовані як на основі простих логічних елементів (Рис.6.1), так і на основі мультиплексорів, або дешифраторів.




Рис.6.1. Схеми однорозрядного повного суматора, які можуть бути реалізовані як на основі простих логічних елементів




Рис.6.2. схема організації чотирьохрозрядного паралельного суматора з послідовним переносом

Знаходження суми багаторозрядних слів здебільшого виконується паралельно. На рис. 6.2 приведена схема організації чотирьохрозрядного паралельного суматора з послідовним переносом. Для кожного розряду в ній використовуються окремі однорозрядні повні суматори, які з'єднані між собою послідовно по виходах-входах переносу. Незважаючи на паралельну одночасну подачу всіх розрядів слів, операція в  $i$ -му розряді починає виконуватись тільки після того, як поступить сигнал переносу з  $(i-1)$ -го розряду. Звідси витікає, що швидкодія суматора визначатиметься сумою затримок передачі сигналу переносу з молодшого розряду на вихід суматора старшого розряду.

За схемою, приведеною на рис. 6.2, виготовляються мікросхеми К1533ИМ3 (зарубіжні аналоги – 7483PC, CDB483E, FLH241, MC7483N, N7483N, SN7482AN, UCY7483N), умовне зображення якої приведено на рис. 6.3. (мікросхема DD1). Мікросхема може використовуватись для операцій як з додатними, так і з від'ємними числами. При виконанні операції додавання на вхід  $p_0$  необхідно подати сигнал низького рівня. Для виконання операції віднімання зменшуюче  $b_3 b_2 b_1 b_0$  з допомогою інверторів перетворюється в зворотній код, а потім до нього по входу  $p_0$  додається одиниця.




Рис.6.3. Мікросхеми К1533ИМ3

Нарощування розрядності суматорів виконується на схемі, приведений на рис. 6.2. Таблиця станів для суматорів за своєю сутністю є таблицею суми двох чисел (Див. Табл. 6.1 – Табл. 6.2). Вона має простий вигляд і зручна в користуванні для чисел невеликої розрядності.

**Приклад 6.1.** Розробити пристрій двійкового множення на суматорах та логічних елементах І, що дозволяє помножити чотирихрозрядне число  $A$  на трьохрозрядне число  $B$ .

*Розв'язання.* Після множення трьохрозрядного і чотирихрозрядного кодів отримується семирозрядний код. Результат операції утворюється за рахунок паралельного множення множеного на кожен розряд множника і складання проміжних добутків зі зсувом на один розряд. При підрахуванні добутку виконуються наступні дії

$$\begin{array}{r}
 \phantom{A_4} \phantom{A_3} \phantom{A_2} \phantom{A_1} \\
 \phantom{A_4} \phantom{A_3} \phantom{A_2} \phantom{A_1} \phantom{A_0} \\
 \phantom{A_4} \phantom{A_3} \phantom{A_2} \phantom{A_1} \phantom{A_0} \phantom{A_{-1}} \\
 \phantom{A_4} \phantom{A_3} \phantom{A_2} \phantom{A_1} \phantom{A_0} \phantom{A_{-1}} \phantom{A_{-2}} \\
 \times \begin{array}{cccc} A_4 & A_3 & A_2 & A_1 \\ & B_3 & B_2 & B_1 \end{array} \\
 \hline
 A_4B_1 & A_3B_1 & A_2B_1 & A_1B_1 \\
 A_4B_2 & A_3B_2 & A_2B_2 & A_1B_2 \\
 A_4B_3 & A_3B_3 & A_2B_3 & A_1B_3 \\
 \hline
 M_7 & M_6 & M_5 & M_4 & M_3 & M_2 & M_1
 \end{array}$$

Тут  $M_1 = A_1B_1$ ;  $M_2 = A_1B_2 + A_2B_1$ ;  $M_3 = A_1B_3 + A_2B_2 + A_3B_1$ ;  $M_4 = A_2B_3 + A_3B_2 + A_4B_1$ ;  $M_5 = A_3B_3 + A_4B_2$ ;  $M_6 = A_4B_3$ ;  $M_7$  – біт переносу із попереднього розряду; знак “+” – знак арифметичного додавання.

Однорозрядне множення забезпечується елементами І. Суми можуть бути реалізовані суматорами..

**Приклад 6.2.** Розробити принципову схему суматора, який здійснює додавання однорозрядних десяткових чисел.

*Розв'язання.* Для додавання десяткових чисел необхідно використати їх двійково-десяткову форму представлення. Це дозволяє для виконання операції додавання використати чотирьохрозрядний суматор двох чисел..

Відомо, що у тому випадку, коли в результаті додавання отримується результат  $S > 9$ , значення молодшого напівбайта є невірним. Для отримання вірного результату необхідно його відкоригувати. Корегування виконуємо шляхом додавання до результату числа  $b_{10} = 0110_2$ . Цю операцію в системі двійково-десятькового числення можна сформулювати наступним чином. При появі в результаті додавання двійкових кодів  $1010_2 = 10_{10}$ ,  $1011_2 = 11_{10}$ ,  $1100_2 = 12_{10}$ ,  $1101_2 = 13_{10}$ ,  $1110_2 = 14_{10}$ ,  $1111_2 = 15_{10}$  до отриманого результату необхідно додати число  $b_{10}$ . Якщо ці коди не з'являються, то додавання числа  $b_{10}$  не робити.

Зрозуміло, що розроблювана схема повинна мати дві мікросхеми К1533ИМЗ. Перша з них виконуватиме операцію додавання, а друга, за необхідності, виконувати корегування результату. Корегування результату виконується згідно з логічною функцією:

$$y = \vee 10, 11, 12, 13, 14, 15.$$

Представляючи її в формі карти Карно й мінімізуючи, знаходимо:

$$y = x_2 x_3 + x_1 x_3 = x_3 \cdot (x_1 + x_2).$$

При додаванні чисел, результат яких перевищує число  $15_{10}$ , в сумі виникає перенос  $P$  в п'ятий – старший – розряд, який також необхідно враховувати при використанні десяткової корекції. Тому функція  $y$  керування десятковою корекцією набуде вигляду:

$$y = P + x_3 \cdot (x_1 + x_2).$$

Отриманий результат дозволяє побудувати принципову схему суматора (рис. 6.4).




Рис. 6.4. Принципова схема суматора

У зв'язку з затримкою переносу, як відмічалось раніше, швидкодія суматора обмежена. Для підвищення швидкодії в ряді серій мікросхем

виготовляють спеціальні вузли, які називаються *пристроями прискореного переносу*. Принцип прискореного переносу полягає у тому, що для кожного двійкового розряду знаходять два допоміжних логічних сигнали:  $g_i = a_i b_i$  (сигнал генерації переносу) та  $h_i = a_i + b_i$  (сигнал розповсюдження).

Сигнал  $g_i = 1$ , коли складові  $i$ -го розряду такі, що перенос в старший розряд  $P_{i+1} = 1$  незалежно від значення вхідного переносу  $P_{i-1}$ .

Сигнал  $h_i$  іноді називають *сигналом прозорості*, тому що відповідно до його визначення при  $h_i = 1$  сигнал переносу з попереднього розряду  $p_i$  вільно пройде наступний розряд  $P_{i+1}$ . За допомогою  $g_i$  та  $h_i$  можна представити роботу вузла переносу одного розряду суматора  $P_{i+1} = g_i + p_i h_i$ .

Будуючи структуру зв'язків між переносами, починаючи зі старшого розряду до нульового, можна створити логічну схему, яка дасть можливість організувати паралельний суматор.

*Компаратори* – це пристрої, що виконують порівняння двох чисел.

Мікросхеми компараторів визначають не тільки рівність, але й нерівність двох чисел. Для цього мікросхема має три виходи: « $A > B$ », « $A < B$ » і « $A = B$ », на яких у залежності від співвідношення величин  $A = a_3 a_2 a_1 a_0$ ,  $B = b_3 b_2 b_1 b_0$  з'являється активний рівень сигналу.

Логічна функція, що реалізує алгоритм роботи компаратора для одного розряду:

$$y_i = a_i \cdot b_i + \overline{a_i} \cdot \overline{b_i} = \overline{a_i \oplus b_i}. \quad (6.1)$$

Проектування цифрового компаратора фактично зводиться до реалізації трьох окремих логічних функцій, які визначають співвідношення між вхідними сигналами. В якості прикладу поставимо перед собою задачу проектування однорозрядного цифрового компаратора. Алгоритм синтезу такий:

- 1) складаємо таблицю істинності (Табл. 12.1), яка відображає алгоритм роботи компаратора;

Табл. 6.1

№	A	B	$Y_{A < B}$	$Y_{A = B}$	$Y_{A > B}$
0	0	0	0	1	0
1	0	1	1	0	0
2	1	0	0	0	1
3	1	1	0	1	0

- 2) записуємо вирази для кожної з логічних функцій:

$$Y_{A < B} = V 1 = \overline{A} B;$$

$$Y_{A = B} = V 0, 3 = \overline{A} \overline{B} + AB;$$

$$Y_{A > B} = V 2 = A \overline{B};$$

- 3) виконуємо схемну реалізацію комбінаційного пристрою. Схема однорозрядного компаратора приведена на рис.12.5





Рис.12.5. Схема однорозрядного компаратора

Для багаторозрядних чисел функція (6.1) повинна виконуватись для кожного розряду. Нерівність  $A > B$  має місце тоді, коли в числі  $A$  одиниці дорівнює більш старший розряд, ніж у числі  $B$ . Для чотирьохрозрядного компаратора така нерівність може бути записана у вигляді:

$$(A > B) = a_3 \overline{b_3} + (a_3 \oplus b_3) \cdot a_2 \overline{b_2} + (a_3 \oplus b_3) \cdot (a_2 \oplus b_2) \cdot a_1 \overline{b_1} + (a_3 \oplus b_3) \cdot (a_2 \oplus b_2) \cdot (a_1 \oplus b_1) \cdot a_0 \overline{b_0}.$$



Побудова багаторозрядного компаратора можлива на базі суматора. Його реалізація можлива при виконанні операції віднімання.

Дійсно, в відповідності до законів арифметики при  $A = B$  на виходах всіх розрядів суматора  $s_0, s_1, s_2, s_3$  буде 0 при  $P_{i+1} = 1$ .

Рис.6.6.Суматор

При  $A > B$  значення 1 буде як на виході переносу  $P_{i+1} = 1$ , так і хоча б на одному виході  $s_i$ . Тому ознакою  $A > B$  може бути функція

$$y_> = p_{i+1} \cdot (\sum s_i).$$

При  $A < B$  результат наявності переносу  $P_{i+1} = 0$ .

Відповідно до сказаного, логічна схема компаратора на базі суматора має вигляд, приведений на рис. 6.7.

Прикладом серійних мікросхем є компаратор К564ИП2 (зарубіжні аналоги – CD4585BD, CD4585BH, CD4585BK, CD4585BKF3) (КМОП); К555СП1 (зарубіжні аналоги – 74LS85N, DL083D, SN74LS85N, UCY74LS85N) (ТТЛ).

Мікросхеми мають розширення по входу (входи « $A > B$ », « $A < B$ » і « $A = B$ »), що дає можливість їх послідовного нарощування.




Рис.6.7. Логічна схема компаратора на базі суматора

На рис. 6.8 приведена схема послідовного нарощування двох компараторів 74LS85D.

Входи розширення першої мікросхеми необхідно з'єднати відповідно до рис. 6.8, а виходи з'єднуються безпосередньо з входами наступної мікросхеми. При такому способі нарощування компараторів затримки додаються, а стан виходів другого і послідуєчих 74LS85D компараторів залежить не тільки від побітних значень порівнюваних слів, а й від результату порівняння молодших розрядів цих слів. Тому значення виходів кожного з таких компараторів можуть бути описані рівняннями:




Рис.6.8. схема послідовного нарощування двох компараторів

$$(A > B)_{\text{вих}} = (A > B)_{n-m} + (A = B)_{n-m} \cdot (A > B)_{\text{вх}} ;$$

$$(A = B)_{\text{вих}} = (A = B)_{n-m} \cdot (A = B)_{\text{вх}} ;$$

$$(A < B)_{\text{вих}} = (A < B)_{n-m} + (A = B)_{n-m} \cdot (A < B)_{\text{вх}} ;$$

де  $n, m$  – діапазон розрядів порівнюваних слів, які приєднані до компаратора.

При пірамідальному способі з'єднання тривалість затримок зменшується. Схеми з'єднання можна знайти у відповідних каталогах.

Компаратори широко використовуються в інформаційних системах для виділення необхідного слова в потоці цифрової інформації, для відмітки часу в часових пристроях, для виконання умовних переходів в обчислювальних пристроях. У пристроях автоматики компаратори використовуються для контролю виходу величин за межі допусків і т.п.



### 6.3. Використання Multisim для проведення дослідів

У пакеті Multisim суматори представлені у бібліотеці ідеальних логічних елементів Place Misc Digital двома базовими пристроями, показаними на рис. 6.9

Напівсуматор характеризується наявністю двох входів, на які подаються однорозрядні числа A і B, і двох виходів, на одному з яких ( $\Sigma$ ) реалізується арифметична сума у даному розряді (сума за mod 2), а на другому (Carry) – перенос у наступний (більш старший) розряд.

Отже, напівсуматор виконує лише частину операції підсумовування, оскільки не враховує ще однієї вхідної величини – переносу з сусіднього молодшого розряду даних, а тому може використовуватись для знаходження суми лише у наймолодшому розряді.

Повні однорозрядні двійкові суматори характеризуються наявністю трьох входів, на два з яких подаються однорозрядні числа, а на третій (CI) – перенос із попереднього (більш молодшого) розряду, і двома виходами, на одному з яких ( $\Sigma$ ) формується арифметична сума у даному розряді, а на другому (CO) – сигнал переносу в наступний (більш старший) розряд.

Схема включення повного однорозрядного суматора показана на рис. 12.2, Для знаходження суми двох чотирьохрозрядних слів A і B встановлюються послідовно чотири суматори. При цьому для чисел молодшого розряду – a<sub>0</sub>- b<sub>0</sub> можна використати напівсуматор. Таким же шляхом створюються і суматори на більшу кількість розрядів

У бібліотеці віртуальної лабораторії Multisim присутні моделі реальних мікросхем чотирьохрозрядних повних суматорів КМОН 4008 (вітчизняний аналог ИМ1), та 74F283D – ТТЛ, а також компараторів, наприклад, 7585BD які можна знайти у відповідних бібліотеках.

#### 6.4. Послідовність проведення досліджень.

6.4.1. У середовищі Multisim складаються схеми, які б дозволили скласти таблиці істинності напівсуматора та повного суматора (рис. 12.1). Для кожної з наведених схем перевіряється таблиця станів, і аналітичні вирази роботи однорозрядних суматорів.

6.4.2. Складається і досліджується схема чотирьохрозрядного суматора з переносом (рис. 6.2). Схема досліджується лише на предмет виконання функції суматора.

6.4.3. Скласти схему, що наведена на рис.6.10, виконати аналіз її роботи при додаванні чисел без переносу, додаванні з переносом, відніманні без зайому, відніманні з зайомом.




Рис.6.9. Два базові пристрої з бібліотеки Place Misc Digital




Рис.6.10 Схема

6.4.4. Розробити схему, що наведена на рис. 6.4, яка забезпечує виконання арифметичної операції додавання з десятковими числами. Перевірити її роботу. Встановити, в якому діапазоні десяткових чисел може працювати наведена схема. Скласти схему, що наведена на рис.6.11, яка виконує аналогічні операції, але з використанням коду “з надлишком 3”. Перевірити її роботу. Порівняти схеми з точки зору апаратних затрат.

6.4.5. Скласти схему одно розрядного компаратора, відповідно до рис.6.5. і пояснити її роботу в різних режимах порівняння.

6.4.5. Скласти схему, що наведена на рис.6.12 і виконати аналіз її роботи. Слід звернути увагу на підключення входів AGTB,AEQB,ALTB, які повинні залишатися вільними від інформаційних сигналів. При послідовному нарощуванні компараторів таке приєднання входів повинно виконуватись для компаратора молодших розрядів.




Рис.6.11.Схема




Рис.6.12. Схема

нерівність. Паралельно порівняння кодів можна контролювати візуально за допомогою семисегментних індикаторів U5 та U6. Вихід рівності кодів може використовуватись для виділення тих, чи інших значень коду. Така технологія виділення може бути використана в тих випадках, коли потоки інформації зашумлені відомим шумовим кодом, який після прийому сигналу слід відділити від корисного сигналу.

6.4.6. На рис.6.13, як приклад, наведена схема порівняння двох кодів. Один код генерується генератором U1 з цифровим пристроєм DD1, а другий – відповідно, U2 та DD2. Перший код змінюється з частотою 50 Гц, а другий – з частотою 5 Гц. Компаратор DD3 порівнює коди обох генераторів і за допомогою індикаторів X1, X2, X3 висвітлює їх рівність, або




Рис.6.13. схема порівняння двох кодів




Рис.6.14. Приклад формування регульованої затримки за допомогою двійкового коду

На схемі 6.14. наведено приклад формування регульованої затримки за допомогою двійкового коду. Генератор слів XWG1 генерує паралельний двійковий код, що зростає в часі. Він подається на один з входів компаратора, на другий вхід якого задається код, що визначає час затримки. Момент рівності кодів фіксується і використовується для подальшого використання. Змінюючи значення коду b3 b2 b1 b0 можна змінювати тривалість затримки.

### 6.5. Завдання до самотестування і атестації

- 6.5.1. Дати визначення суматора. Пояснити, в яких пристроях і для чого він може застосовуватись.
- 6.5.2. Пояснити, чим відрізняється напівсуматор від повного суматора.
- 6.5.3. Дати пояснення способам нарощування суматорів.
- 6.5.4. Дати визначення цифрового компаратора. Які функції він виконує? У яких пристроях може використовуватись?
- 6.5.5. Перелічити режими роботи компаратора.

## Практична робота №7. Регістри пам'яті

### 7.1. Основні теоретичні положення.

Регістри називаються цифрові пристрої, які використовуються для зберігання і виконання деяких логічних перетворень над вхідним словом. Вони представляють собою впорядковану послідовність тригерів, кількість яких

відповідає кількості розрядів у слові, що обробляється, у сукупності з логічними елементами. Регістри є одними з найпоширеніших пристроїв цифрової техніки. При своїй порівняній простоті вони мають великі функціональні можливості, і тому застосовуються в якості керуючих і запам'ятовуючих пристроїв, генераторів, перетворювачів кодів, лічильників, дільників частоти, вузлів організації часових затримок.

Регістри пам'яті. Найпростішими з регістрів можна вважати регістри пам'яті (або паралельні регістри, регістри зберігання). Їх призначенням є зберігання двійкової інформації невеликого обсягу протягом нетривалого проміжку часу. Зміна інформації, яка зберігається у такому регістрі, відбувається після установки на вхідній шині нових цифрових даних при подачі певного рівня або фронту синхронізуючого сигналу (синхроімпульсу) на вхід С регістра. При записі інформації у паралельний регістр усі біти вихідного слова записуються одночасно. В якості розрядних тригерів регістра пам'яті використовуються синхронізовані рівнем або фронтом тригери. Регістри пам'яті здебільшого реалізуються на основі D-тригерів.

На рис. 7.1 наведена схема регістра пам'яті, яка демонструє особливості його роботи. Вхідними сигналами є шина даних  $d_0-d_3$ , входи керування – сигнал дозволу на запис інформації в тригери регістра  $Wr$ , сигнал дозволу читання інформації з тригерів регістра  $Rd$ , а також сигнал синхронізації. В більшості регістрів промислових серій передбачені і інші сигнали керування, які дозволяють забезпечити необхідні режими їх роботи. Так, більшість регістрів мають входи дозволу роботи мікросхеми, входи для переведення виходів тригера в Z- стан, та інші.

Інформація після запису зберігається в D- тригерах 74F74N. Запис інформації в тригери забезпечується позитивним потенціалом за допомогою ключа  $Wr$  по фронту імпульсу тактового генератора, а зчитування- за допомогою ключа  $Rd$ . Зчитування забезпечується в асинхронному режимі як в прямому кодї, так і в зворотному.




Рис. 7.1 Схема регістра пам'яті

## 7.2. Використання Multisim для проведення досліджень.

В опції Place\_Mix\_Digit меню TTL регістри пам'яті представлені трьома зразками, що наведені на рис. 7.2. Регістр DD1 – є спрощеною моделлю регістра пам'яті з відкритими виходами. Запис інформації в нього забезпечується




Рис.7.2. Регістри пам'яті

по фронту синхросигналу. Регістр DD2 – є регістровим файлом, який містить чотири однотипних регістри, подібних до DD1, з тою різницею, що запис в кожен з них і читання відбуваються адресно, тобто, адреси кожного з них як для запису, так і для читання задаються на відповідних входах RA, RB та WA, WB. Регістр DD3,

на відміну від попереднього, може записувати і зберігати 16 4-х розрядних слва. Запис забезпечується сигналом низького рівня  $W_r$ , а читання – за адресою.

Регістри пам'яті представлені в пакеті Multisim реальними мікросхемами серій ТТЛ і КМОН. Однією з таких є мікросхема 74173.




Рис. 7.3 Схема включення пристрою

Мікросхема 74173 (аналог IP15) –чотирьохрозрядний регістр пам'яті, який здатний обслуговувати безпосередньо шину даних цифрової системи. Схема включення пристрою приведена на рис. 7.3. Мікросхема має входи M, N, які при високому рівні сигналів на входах M', N' переводять виходи 1Q-4Q у Z-стан. Пристрій оснащений логічними входами дозволу запису шляхом подачі низького рівня на інверсні входи G1, G2. Завантаження інформації в регістр відбувається синхронно з позитивним перепадом тактового імпульсу. Перед записом слід очистити регістр шляхом подачі сигналу високого рівня на вхід CLR. Якщо на входи M', N' подані сигнали активного низького рівня, то дані, що містяться в регістрі, відображаються на виходах 1Q...4Q. Присутність хоча б одного сигналу високого рівня на входах дозволу читання M', N' викликає перехід у Z-стан (розмикання) вихідних ліній; при цьому дані з регістрів на шину даних не проходять, виходи регістра не впливають на роботу інших аналогічних виходів, під'єднаних до провідників шини. На роботу входів очищення регістра CLR і тактового C зміна рівнів сигналу на входах дозволу не впливає. Регістр, завдяки наявності Z- стану може використовуватись у задачах мультиплексування та демультиплексування потоків даних. При нарощуванні мікросхем входи G1, G2 та M', N' можуть використовуватись як для збільшення розрядності слова, що зберігається, так і для збільшення кількості слів.

На рис. 7.4 наведена схема для дослідження регістра пам'яті, що містить 8 D-тригерів, об'єднаних загальними сигналами керування – синхронізації та дозволу на запис. Таких мікросхем як в ТТЛ, так і в КМОН серіях досить багато з кількістю тригерів від 4 до 8. Вони можуть відрізнитись наявністю деяких допоміжних входів, що в задачах керування ними нічого не змінює.




Рис.7.4 Схема для дослідження регістра пам'яті

Регістр 74LS377N забезпечує запис даних, що подані на входи 1D -8D при наявності низького рівня сигналу на вході EN від джерела U2 по фронту тактового сигналу від U1. Виходи 1Q-8Q – відкриті, тому записана інформація відобразиться на світло діодах барграфу U3. При нарощуванні мікросхем без допоміжних елементів може бути забезпечена можливість нарощування розміру слова.

### 7.3. Порядок проведення досліджень.

7.3.1.Складається схема, що наведена на рис. 19.3. і перевіряється її робота в режимі запам'ятовування інформації. Проводиться дослід по використанню мікросхеми в режимі нарощування розрядності слова. Пропонується самостійно скласти відповідну схему.

7.3.2.Складається схема, що наведена на рис. 19.4. і перевіряється її робота в режимі запису, запам'ятовування та зчитування інформації. Після вивчення цих режимів пропонується об'єднати дві мікросхеми для роботи в режимі подвоєння розміру слова. Всі виходи подати на один барграф.

7.3.3. Проводиться дослід по об'єднанню двох мікросхем для роботи в режимі мультиплексування слів, що подаються на кожному мікросхему на один вихід – барграф. Пропонується самостійно скласти схему і перевірити її в роботі. Побудувати часові діаграми вхідних сигналів і показати їх взаємодію.

7.3.4. Скласти схему, що наведена на рис. 19.5. Вона призначена для мультиплексування слів даних, що приєднані до входів даних 1D-4D кожного з регістрів DD2-DD5, на один вихід – шину Bus1. Схема працює в циклічному режимі. Цикл задається генератором синхроімпульсів U1, сигнали з якого синхронізують роботу всіх регістрів, а також генератора слів, який, в свою чергу, формує 4 адресних сигнали, які через дешифратор DD1 активізують відповідний регістр. Слова даних задаються інтерактивними джерелами U4-U11 безпосередньо на шині даних кожного з регістрів. Для демонстрації роботи схеми в кожен регістр DD2-DD5 записані , відповідно слова, що відповідають цифрам 1-4.






Рис.7.5.Схема

Перевірити схему в роботі і скласти часові діаграми для сигналів керування.

На базі схеми, що наведена на рис. 19.5, розробити варіант схеми для розв'язання задачі демультимплексування потоків інформації від одного джерела сигналів.




Рис.7.6. Схема для дослідження регістрового файлу

7.4.5. Складається схема для дослідження реєстрового файлу, що наведена на рис. 7.6. Файл містить чотири реєстри, адреси яких вказані в таблиці на рис. 19.6. Вони використовуються, як для запису даних у відповідний реєстр по сигналу низького рівня  $W_r$ , так і для зчитування інформації з кожного з них безпосередньо при наборі його адреси. Аналізується робота схеми для запису інформації та її зчитування. Складаються часові діаграми, що описують процес керування реєстровим файлом в режимах запису та зчитування. Пропонується самостійно розробити схему для нарощування реєстрових файлів при незмінному розмірі інформаційних слів.

7.4.6. Проводиться дослід по використанню реєстрів пам'яті в конвеєрних системах обробки інформації. Такі системи здебільшого використовуються в мікропроцесорних пристроях для прискорення виконання типових математичних операцій. На рис. 7.7. наведена принципова схема конвеєра для додавання декількох чисел. Арифметичну операцію додавання виконують суматори DD4 і DD6. Перший доданок спочатку завантажується в реєстр DD1 по першому тактовому сигналу схеми керування, що виконана з використанням двійкового лічильника DD2 і дешифратора DD3. По другому такту схеми керування доданок з реєстру DD1 подається на вхід першого суматора DD4, на другий вхід якого подається другий доданок, що має двійковий код 0011. Зрозуміло, що другий доданок може подаватись з іншого реєстру пам'яті. Одночасно другий тактовий сигнал подається за вхід запису другого реєстра. В наслідок такої операції в реєстр DD5 буде записаний результат операції додавання. По третьому тактовому сигналу аналогічно буде виконана операція додавання в другому суматорі DD6, результат якої запишеться в реєстр DD7. Четвертий такт схеми керування забезпечить виконання виводу результату на семи сегментний індикатор. В розглянутому випадку конвеєр виконує операцію в два етапи, які циклічно повинні повторюватись. Для усунення паузи між етапами необхідно під час третього тактового сигналу забезпечити завантаження нового доданку в перший реєстр.

В процесі проведення досліджень слід скласти часові діаграми сигналів керування реєстрами. В цьому можуть допомогти індикатори X2- X5, які фіксують низькі рівні сигналів керування, що подаються на реєстри.




Рис.7.7. Принципова схема конвеера

7.4.7. Проводяться дослідження ще одного застосування регістрів пам'яті – побудові буферів ФІФО (FIFO – first in – first out) – призначених для забезпечення взаємодії швидкодіючих процесорів з повільними периферійними пристроями. Наведена на рис. 7.8 схема є лише досить простим прикладом, який демонструє особливості функціонування регістрів пам'яті в буферних пристроях. Головна особливість буферу ФІФО полягає в тому, що швидкість запису інформації в регістри набагато більша ніж швидкість зчитування. Але ця особливість в наведеному прикладі не відображена, що дає можливість самостійно розв'язати таку задачу.

Буфер складається з двох модулів – модуля регістрової пам'яті, і модуля керування, що побудований на основі реверсивного лічильника. Модуль пам'яті містить п'ять регістрів DD1 – DD5 (74AS374N) ємністю 1 байт кожен з синхронним (по фронту імпульсу) записом інформації. Після запису в регістр записана інформація появляється на його виходах через інтервал часу, рівний внутрішньому часу затримки мікросхеми, тому вона може бути перезаписана в слідуєчий регістр наступним тактовим сигналом. Для демонстрації процесу запису даних в регістри перший розряд кожного з них з відображається відповідною індикацією за допомогою датчиків X3 – X7.

Модуль керування виконано на основі реверсивного лічильника 74F192N як синхронний цифровий автомат, що має початковий нульовий стан і десять робочих станів, в кожному з яких формується один керуючий імпульс для зсуву інформації вправо на один такт. П'ятий робочий стан фіксується логічними елементами DD12, DD13, що за допомогою елементів DD6 – DD10 дозволяє змінити режим роботи лічильника з додаючого на віднімаючий. На цьому інтервалі часу дані для запису в регістри DD1-DD5 блокуються і записана в них інформація зчитується, а самі регістри обнуляються. Керування процесами запису в буфер та зчитування з нього забезпечується відповідними керуючими сигналами “Запис в буфер” та “Читання з буферу”.

Для вивчення роботи буферу складається його схема, запускається в роботу і аналізуються режими запису та зчитування. Складається граф – схема автомату та часові діаграми його роботи. Складається таблиця переходів автомату.

На рис. 7.9 наведено другий варіант побудови буферу. В якості запам'ятовуючого модуля використано два регістрових файли (мікросхеми DD3, DD4), що з'єднані для подвоєння кількості слів даних. Як результат, адресний простір зростає вдвічі – від чотирьох значень до восьми і описується трьома розрядами адресних слів. Таким чином, в регістрову




Рис.7.9.Схема побудови буферу




Рис.7.10. Схема з'єднання регістрів

пам'ять необхідно сформувати вісім адресних слів для запису даних. При цьому одночасно слід генерувати сигнали запису в регістрові файли та забезпечити подачу даних. Після запису формуються повторно адреси регістрів, але при цьому генеруються сигнали зчитування. Цифровий автомат для генерації адресних слів сформовано на основі двох двійкових лічильників DD1 та DD2, кожен з яких по черзі формує вісім адресних сигналів для запису та для зчитування.

Для вивчення роботи такого буферу слід скласти схему та вивчити особливості її роботи. Необхідно самостійно доповнити сигналами “Запис в буфер” та “Читання з буферу”, які будуть керувати генерацією відповідних сигналів. Рекомендується також доповнити регістром даних, з якого по відповідному сигналу керування будуть зчитуватись дані для запису в буфер.

7.4.8. Проводиться дослід по вивченню особливостей між регістрових пересилок, які досить широко використовуються в мікропроцесорній техніці. Відповідна схема з'єднання регістрів наведена на рис. 7.10. Для наглядності між регістрової передачі даних кожна пара регістрів з'єднана через окрему шину, що дозволяє наглядно бачити особливості передачі даних з одного регістру в інший. Для організації довільного обміну між будь – якими двома регістрами всі входи і виходи шин даних повинні біти з'єднані на одну загальну шину. В такому випадку для зчитування даних з конкретного регістру на його керуючий вхід подається сигнал дозволу зчитування, а на керуючий вхід регістру, в який необхідно перезаписати дані, відповідно, сигнал дозволу запису. Для схеми, що наведена на рис. 7.10 організацію між регістрових пересилок можна сформулювати у вигляді бінарного коду, як це зображено на рис. 7.11.




Рис.7.11. Організацію між регістрових пересилок

Адреси A0,A1 формують відповідний сигнал читання r1-r4, а адресні сигнали A2,A3 – сигнали запису w1-w4, що контролюється відповідними індикаторами.

19.4.9. Проводиться дослід по можливості використання регістрового файлу для побудови буфера LIFO (Last In –First Out), який широко використовується як стекова пам'ять в мікропроцесорних системах. Схема, в якій реалізована головна ідея буферу наведена на рис. 19.12. Суть ідеї полягає у використанні реверсивного лічильника, який може у відповідності до керуючих сигналів як інкрементувати значення адреси, в яку записуються останні дані, так і декрементувати. Керування буфером відбувається сигналами дозволу запису та зчитування Wr, Rd, які встановлюють відповідне значення R-S тригер, який, в свою чергу, забезпечує керування лічильником, що виконаний на DD5.

Рекомендується виконати самостійно аналіз роботи пристрою з точки зору роботи його в якості буферу LIFO, побудувати часові діаграми сигналів, що можуть забезпечити йому такий режим роботи і запропонувати відповідну схему керування.

#### **7.4. Питання для самотестування і атестації**


1. Приведіть визначення терміну “регістр”. Якими параметрами характеризуються регістри?
2. Приведіть основні класифікаційні ознаки регістрів.
3. Які функції виконує вхідна і вихідна логіка регістрів пам'яті?
4. Поясніть призначення регістрових файлів та особливості їх побудови.
5. Поясніть призначення та функції буфера *FIFO*. Яке відношення він має до регістрів?
6. У чому полягає суть конвеєрної обробки інформації? Які функції в ньому виконують регістри?
7. Як слід організувати між регістровий обмін інформацією?

### **Практична робота №8. Вивчення пакету AVR Studio**

Після того, як була проасемблована програма, її можна перевірити в AVR Studio. Цей пакет є симулятором будь-якого мікроконтролеру фірми Atmel серії AT90S\*.

Для відкриття програми заходимо в меню File >> Open (Ctrl-O) і відкриваємо програму з форматом obj. Цей формат з'являється автоматично при асемблюванні програми. Після відкриття файлу відкривається так називаєме вихідне вікно, яке показано на рис.8.1.





```
C:\AVRTOOLS\APPNOTES\EX3.OBJ C:\AVRTOOLS\APPNOTES\EX3.OBJ
C:\AVRTOOLS\APPNOTES
msv
ldi r16, 0b11110000
out ddrb, r16
loop: in r17, portb
bst r17, 0
bld r18, 0
bst r17, 1
bld r19, 0
cp r18, r19
breq m1
ldi r20, 1
```


Рис.8.1. Вихідне вікно

В даному вікні зображується код програми, який можна продивитися в дисасемблованому варіанті за допомогою перемикача {mov}. Кожна команда, яка буде виконуватись, відмічена маркером.

Далі можна відкрити вікно реєстрів (меню View >> Registers), вікно процесора (View >> Processor), вікно пам'яті (View >> New memory view), а також периферійні пристрої (View >> Peripheral). До периферійних пристроїв відносяться 8-бітний таймер – лічильник, порти (Port A, Port B, Port C, Port D), реєстри енергонезалежної пам'яті EEPROM.

### 8.2.1. Вікно реєстрів

Складається з 32-х реєстрів і має вигляд, як показано на рис.8.3.




Register	Value
R0	0x00
R1	0x00
R2	0x00
R3	0x00
R4	0x00
R5	0x00
R6	0x00
R7	0x00
R8	0x00
R9	0x00
R10	0x00
R11	0x00
R12	0x00
R13	0x00
R14	0x00
R15	0x00
R16	0xFF
R17	0x00
R18	0x00
R19	0x00
R20	0x00
R21	0x00
R22	0x00
R23	0x00
R24	0x00
R25	0x00
R26	0x00
R27	0x00
R28	0x00
R29	0x00
R30	0x00
R31	0x00

Рис.8.3 Вікно реєстрів

Величини реєстрів можуть змінюватись після виконання команди. Значення реєстрів можна змінювати самостійно. Для цього потрібно поставити курсор на значення реєстру і натиснути двічі ліву кнопку миші з невеликою паузою між натисканням кнопки. Після цього вписати нове значення реєстру у шістнадцятиричному коді.

### 8.2.2. Вікно процесора

Вказує всю необхідну інформацію про команду, яка виконується в даний момент (рис.8.4).



*Рис.8.4. Вікно процесора*

Програмний лічильник (Program Counter) вказує адресу команди, яка буде виконуватись. Він вказує адрес в 16-річному коді і цей код може бути змінений після зупинки команди. Коли значення програмного лічильника змінюється, поточна команда відкидається. Після зміни значення програмного лічильника програма переходить на наступну адресу.

Стековий вказівник (Stack Pointer) зберігає поточне значення стекового вказівника, які розташовані в області вводу-виводу. Якщо мітка має апаратний стек замість базового стеку SRAM, вона вказується в полі стекового вказівника. Значення стекового вказівника може бути змінено після того, як зупинено виконання команди.

Лічильник циклів (Cycle Counter) дає інформацію про кількість циклів тактового генератора, які пройшли після останнього скидання. Значення лічильника циклів записується в десятковому коді і може бути змінений після зупинки команди.

Прапорці (Flags) показують поточне значення бітів статус реєстру (Status register). Коли виконання команди зупинено, ці біти можуть бути змінені натисканням кнопки миші на визначений біт. Відмічений прапорець означає, що відповідний біт статус реєстру має значення 1.

### **8.2.3. Вікно пам'яті**

Використовується користувачем для огляду і модифікації змісту змінних пам'яті, які використовуються у виконуємих мітках (рис.8.5). Одне й теж вікно використовується для огляду різних типів пам'яті: пам'яті даних, програмної пам'яті, пам'яті вводу-виводу і енергонезалежної пам'яті EEPROM.




Рис.8.5. Вікно пам'яті

Тип пам'яті, який потрібно продивитись, може бути змінений в меню вибору пам'яті, яке знаходиться в верхньому лівому куті вікна пам'яті. Коли створюється нове вікно пам'яті, пам'ять даних (Data memory) створює стандартний тип пам'яті.

Адресація і зміст пам'яті завжди відображаються в 16-річному коді. Користувач може увімкнути огляд змісту пам'яті в символах ASCII, а також продивитись зміст пам'яті в 8-річному коді. Користувач може змінити зміст пам'яті подвійним натисканням кнопки миші (double click).

#### 8.2.4. Вікно порту

Відкривається в меню View >> Peripheral >> Port >> Port A (Port B, Port C, Port D) і має вигляд як показано на рис.8.6.




Рис.8.6. Вікно порту

Вікно порту має три різні регістри вводу-виводу (Port – регістр даних, Pin – ніжки порту, DDR – Data Direction Registers (регістри напрямку передачі даних)), які звичайно зв'язані з портом. Ніжки порту використовуються тільки

для зчитування, в той час як регістр даних і регістри напрямку передачі даних – для зчитування/запису.

Pin не являється регістром, по цьому адресу здійснюється доступ до фізичних значень кожного із виводів порту. При зчитуванні з регістру даних Port, зчитуються дані з “регістру-защипку”, при зчитуванні з Pin зчитуються логічні значення, які знаходяться на виводах порту.

Біти регістру DDR вибирають напрямку передачі даних. Якщо біт встановлений (1), вивід сконфігурований як вихід. Якщо біт скинутий (0) – вивід сконфігурований як вхід.

### 8.2.5. Вікно 8-бітного таймера-лічильника

Відображає всю необхідну інформацію про 8-бітний таймер-лічильник (8 Bit Timer/Counter0) (рис.8.7).




Рис.8.7 Вікно 8-бітного таймера-лічильника

Поле таймера-лічильника (Timer/Counter field) відображає значення 8-бітного таймера-лічильника. Поле передумовки (Prescaler field) показує значення відповідної передумовки. Передумовка – це ділення тактової частоти СК. Існують такі режими передумовки (для контролерів AT90S1200): СК/8, СК/64, СК/256 і СК/1024. Якщо буде відмічено поле прапорця переповнення (Overflow Flag), то це значить, що прапорець переповнення встановлений (1). Якщо буде відмічено поле Overflow Interrupt Enable, то значить, що відбулося переривання.

### 8.2.6. Регістри енергонезалежної пам'яті EEPROM

Вікно регістрів пам'яті EEPROM показано на рис.2.8.




Рис.8.8 Регістри енергонезалежної пам'яті EEPROM

AVR Studio відомо скільки EEPROM пам'яті доступно для мітки. Так коли необхідно, поле адреси (Address field) вміщує старший байт адресу разом з молодшим байтом. В поле даних (Data field) записуються дані, які мають адрес визначений в регістрі адресів. Регістр управління (Control) визначає чи записувати дані в EEPROM, чи зчитувати їх з EEPROM.

### 8.2.7. Команди точок останова (Breakpoint commands)


Приклад програми з використанням точок останова показано на рис.8.9.


```

C:\AVRTOOLS\APPNOTES\EX3.OBJ C:\AVRTOOLS\APPNOTES\EX3.OBJ
C:\AVRTOOLS\APPNOTES
m6: bst r17,3
    bld r18,0
    cp r18,r19
    breq m7
    ldi r20,1
    bst r20,0
    bld r17,7
    clr r18
    clr r19
m8: out portb,r17
  
```

Рис.8.9 Команди точок останова

Користувач може поставити скільки завгодно точок останова. Точка останова зберігається до тих пір, поки не буде згенеровано новий файл формату obj.

Для того, щоб встановити точку останова потрібно зайти в меню Breakpoints >> Toggle Breakpoint (F9) або натиснути на панелі інструментів кнопку .

Щоб стерти всі точки останова потрібно зайти в меню Breakpoints >> Clear All Breakpoints або натиснути на панелі інструментів кнопку .

Все це можна зробити визвавши меню Breakpoints >> Show list (Ctrl+B) (рис.8.10).






Рис.8.10. Меню Breakpoints


В полі Address записуємо адрес нової точки останова і нажимаємо Set (встановити). В нижньому полі вказуються всі точки останова. Їх можна вмикати (Enable), вимикати (Disable), знищити (Remove).


### 8.2.8. Команди керування виконанням програми


Ці команди використовуються для керування виконанням програми. Усі вони мають меню, так називаємі гарячі кнопки виклику і панель наладки (Debug toolbar).


Команда **Go** (пуск) викликається в меню Debug >> Go (F5) або на панелі наладки натисканням кнопки . Вона запускає виконання програми. Виконується до тих пір, доки не користувач не зупинить виконання або доки не дійде до крапки переривання.


Команда **Break** (зупинити) викликається в меню Debug >> Break (Ctrl+F5) або на панелі наладки натисканням кнопки . Зупиняє виконання програми. Після зупинки програми вся інформація в усіх вікнах відновлюється.

Команда **Trace info** (відслідкувати) викликається в меню Debug >> Trace info (F11) або на панелі наладки натисканням кнопки . Ця команда виконує одну команду програми. За допомогою неї можна по командам перевірити роботу програми.

Команда **Step over** викликається в меню Debug >> Step Over (F10) або на панелі наладки натисканням кнопки . При виклиці цієї команди програма буде виконуватись до тих пір, доки не дійде до команди виклику підпрограми чи функції (якщо така є), також це стосується крапок переривання.

Команда **Step out** викликається на панелі наладки натисканням кнопки . Якщо курсор знаходиться в функції чи підпрограмі, то при натисканні даної команди програма буде виконуватись, доки не дійде до команди виходу з функції чи підпрограми. Це також стосується крапок переривання.

Команда **Goto cursor** викликається в меню Debug >> Run to Cursor (F7) або на панелі наладки натисканням кнопки . Якщо в програмі в якомусь місці поставити курсор і викликати цю команду, то програма виконується доти, доки не дійде до курсору. Команда припинить виконуватись, коли також дійде до крапки переривання.

Команда **Reset** викликається в меню Debug >> Reset (Shift-F5) або на панелі наладки натисканням кнопки . При виклиці цієї команди курсор переходить на начало програми, значення статус-регістру, портів, процесору, таймера-лічильника обнуляються.

### 8.2.10. Вибір контролера

В AVR Studio існують симулятори всіх контролерів серії AT90S\*. Для вибору контролера заходимо в меню Options >> Simulator Options (рис.8.11).




Рис.8.11. Меню Options >> Simulator Options

В меню Device вибираємо потрібний контролер. Якщо вибрати варіант Custom, то можна задати свої параметри контролера. В меню Program Memory задаємо об'єм програмної пам'яті, в меню Data Memory - об'єм пам'яті даних, в меню EEPROM - об'єм енергонезалежної пам'яті і в меню I/O Size - об'єм пам'яті вводу-виводу.

### Список літератури

1. Болюх В., Данько В., Гончаров В. Основи електротехніки, електроніки та мікропроцесорної техніки : навч. посібник. Харків : Планета-Прінт, 2019. 248 с.
2. Воробйова О., Флейта Ю. Технічні засоби автоматизації : навч. пос. Одеса : ОНАЗ ім. О.С. Поп., 2018. 254 с.
3. Дідух Л. Електрика та магнетизм: підручник. Тернопіль : Підручники і посібники, 2020. 464 с.
4. Електроніка та мікросхемотехніка : посібник для виконання лабораторних і практичнихзанять / С. Квітка та ін. Харків : ФОП Мезіна В.В., 2017. 244 с.
5. Електротехніка та основи електроніки / А. Гуржій та ін. Київ : Літера ЛТД, 2020. 467 с.
6. Матвієнко М. Основи електротехніки та електроніки. підручник. Київ : Ліра-К, 2016. 504 с.



Навчальне видання

**ОСНОВИ ЕЛЕКТРОНІКИ, МІКРОПРОЦЕСОРНОЇ ТЕХНІКИ:**

Методичні рекомендації

Укладач: **Рябенський** Володимир Михайлович

Формат 60x84 1/16. Ум. друк. арк. 5,6.  
Тираж 20 прим. Зам. № \_\_\_\_\_

Надруковано у видавничому відділі  
Миколаївського національного університету  
54020, м. Миколаїв, вул. Георгія Гонгадзе, 9

Свідоцтво суб'єкта видавничої справи ДК № 4490 від 20.02.2013 р.